Алматы 2015 Almaty


Нейросетевая технология защиты личных биометрических данных



Pdf көрінісі
бет102/130
Дата12.03.2017
өлшемі19,96 Mb.
#9035
1   ...   98   99   100   101   102   103   104   105   ...   130

 

Нейросетевая технология защиты личных биометрических данных 

Аннотация:  Существенный  толчок  развитию  биометрических  технологий  дала  программа  создания 

паспортно-визовых документов нового поколения, электронное правительство и применение услуг бизнеса  ON-

LINE  .  Положение  усугубляется  тем,  что  программы  биометрической  защиты  создаются  типовыми  приемами 

(инструментами). Взломав одну из программ, нетрудно создать автомат для автоматизированной модификации 

всех  программ  этого  типа.  Одним  из  путей  решения  задачи  защиты  биометрического  шаблона  является 

использование искусственных нейронных сетей.  



Ключевые слова: Биометрия , нейронная сеть, код,аутентификация,муляж. 

 

Zhumangalieva N.K.  Akhmetov B.S . Beketov G.S. Abisheva G.K. 



Neural network technology protection of personal biometric data 

Abstract: A significant impetus to the development of biometric technology has given the program of creation of 

passport and visa documents of new generation, and the use of e-government services business ON-LINE. The situation 

is aggravated by the fact that the program biometric security are typical methods (tools). Cracking one of the programs, 

it is easy to create a machine for avtomati¬zirovannoy modification of all programs of this type. One way of addressing 

the protection of biometric template is the use of artificial neural networks. 

Key words: Biometrics, neural network, code, authentication, dummy. 

 

 



УДК 621.385 

 

Заурбек А., Карякин В.П., Джурунтаев Д.З. 

1

Казахский национальный технический университет имени К.И. Сатпаева,  



г. Алматы, Республика Казахстан, juruntaev@mail.ru 

 

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ 

 

Аннотация.  В  работе  рассматриваются  основные  виды  технологии  изготовления  интегральных  схем 

базовых  элементов  цифровых  устройств  вычислительной  техники.  Актуальность  данного  вопроса  состоит  в 

том,  чторазвитие  современных  суперкомпьютеров  с  сверхвысокой  производительностью  тесно  связано  с 

новейшими технологическими достижениями, в первую очередь в области микроэлектроники и схемотехники. 



725 

В  работе  рассматриваются  наиболее  широко  применяемые  в  современных  компьютерах    интегральные 

схемы  на  основе  ТТЛШ  и  КМОП  технологии,  дается  их  сравнительная  характеристика  по  основным 

параметрам:  быстродействию,  потребляемой  мощности,  степени  интеграции,  технологичности  и  др.Данная 

работа  относится  к  области  современной  технологии  изготовления  микропроцессорных  больших  и 

сверхбольших интегральных схем, на основе которых создаются высокопроизводительные суперкомпьютеры. 



Ключевые  слова:интегральные  схемы(ИС)  транзисторно-транзисторной  логики(ТТЛ),  эмиттерно-

связанной  логики(ЭСЛ),  интегрально-инжекционной  логики(ИИЛ);  ИС  биполярной  технологии,  nМОП  и 

комплементарные МОП  ИС униполярной технологии.  

 

Развитие 



микроэлектронной 

технологии 

обеспечивает 

уменьшение 

размеров 

полупроводниковых  транзисторов  и,  тем  самым,  дает  возможность  увеличить  их  количество  и 

повысить  плотность  размещения  на  кристалле  микропроцессорных(МП)больших  и  сверхбольших 

интегральных  схем(БИС  и  СБИС),  которыеиспользуются  для  реализации  новых  архитектурных  и 

структурных  решений,  позволяющих  повысить  производительность  и  расширить  фукнкциональные 

возможности  современных компьютеров.  

На рисунке 1 показаны основные виды технологии изготовления интегральных схем. 

 

 



 

 

 



 

 

Рисунок 1 – Виды технологии изготовления БИС МП 



 

По виду технологии изготовления разрабатываются и выпускаются МПБИС и СБИС:  

- по биполярной технологии на основе: транзисторно-транзисторной логики (ТТЛ) и ТТЛШ ИС 

(ТТЛ с диодами Шоттки, Шоттки транзисторная логика);эмиттерно-связанной  

логики (ЭСЛ)и интегральной инжекционной логики (И

2

Л).  



-  по  униполярной  технологии  на  основе:  р-канальных  (рМДП-),  n-канальных  (nМДП-) 

транзисторов  и  комплементарных  (КМДП)  ИС(рис.  1).МДП-транзистор  имеет

  структуру  металл-

диэлектрик-полупроводник.

КМДП(

комплементарная 



МДП)-структура 

состоит 


из 

пары 


взаимодополняющих (комплементарных) полевых транзисторов: n-МДП и p-МДП.

 

ИС  ТТЛШ  и  ЭСЛ  имеют  высокое  быстродействие,  большую  потребляемую  мощность  и  их 



применение  для  создания  СБИС  связано  с  неэффективными  затратами  площади  кристалла  и 

сложными  технологическими  процессами  их изготовления.  nМДП  и  КМДП  ИС  по  сравнению  с  ИС 

ТТЛШ  и  ЭСЛ  более  технологичны,  имеют  малую  мощность  потребления  и  высокую  степень 

интеграции,  т.  е.  занимают  гораздо  меньшую  площадь  на  кристалле  полупроводника.  Однако  их 

быстродействие существенно меньше. 

Микросхемы  на  основе 

ТТЛШ  и  КМДП  технологии 

широко  применяются  для  построения 

различных 

цифровых 

устройств(логических 

элементов, 

дешифраторов, 

мультиплексоров, 

демультиплексоров.  триггеров,  регистров,  счетчиков  и  др.)  современных  компьютеров.  Наиболее 

распространенными  сериями  микросхем 

ТТЛШ 

являются  серии  К531(SN74S),  КМ555(SN74LS), 



КР1531  (SN74F)  и  КР1533  (SN74ALS)[1,2].  В  скобках  указаны  их  функциональные  аналоги, 

разработанные  фирмой  TexasInstruments.  Буквы    Н,    L    и    S      в      обозначениях    функциональных  

аналогов  характеризуют: H – повышенное быстродействие; L – малую потребляемую мощность; S – 

наличие в структурах транзисторов Шоттки. 

В  ИС  ТТЛШ  серии  К531  (рис.2,  а)  используются  транзисторы  Шоттки,  которые  не  входят  в 

режим насыщения и имеют высокое быстродействие. 

Виды технологии             

      изготовления интегральных схем 



726 

 

 



Рисунок 2 – Схемы базового ЛЭ ТТЛШ серии К531 (а), логического расширителя по  

ИЛИ (б) и условные графические обозначения ЛЭ И-НЕ (в) и И-ИЛИ-НЕ(г) 

 

На рисунке 3 приведены составные части схемы ЛЭ ТТЛШ серии К531(рис.2, а). 



 

 

 



 

 

 



 

 

 



 

 

 



 

 

Рисунок 3- Состав и компоненты схемы ЛЭ И-НЕТТЛШ серии К531 



 

Входной  каскад  с  МЭТ  Т

0

  и  резистором  R



0

  реализует  логическую  функцию  И  при 

положительной логике, когда  лог. 1 соответствует высокий уровень напряжения, а лог. 0 –  

низкий.  В  случае  отрицательной  логики,  когда  лог.  1  представляется  низким  уровнем 

напряжения, а лог. 0 – высоким, МЭТ Т

0

 вместе с R



0

 реализуют функцию ИЛИ. Фазо разделительный 

каскад обеспечивает противофазное переключение транзисторов Т

2

 и Т



3

.Составные транзисторы Т

3

 и 


Т

5

  обеспечивают  большой  выходной  ток,  благодаря  которому  повышается  быстродействие  схемы  и 



увеличивается ее нагрузочная способность. 

В  таблице  1  дается  описание  работы  схемы  ЛЭ  И-НЕТТЛШ  К531  серии  при  различных 

комбинациях входных сигналов лог. “0” и лог. “1”.  

 

Таблица 1 



Описание работы схемы базового ЛЭ И-НЕТТЛШ К531 серии 

 

А 



В 

 

 



UБТ0 (В)

 

Т

1

, Т

2

, Т

4

 

φ1  (В) 

Т

3

, Т

5

 

  С

Н

 

U вых(В) 

  Y 



откр 

откр 


 0,8 

закр 


 

откр 


заряж 

 



откр 



закр 

 0,8 


закр 

 

откр 



заряж 

 



закр 



откр 

 0,8 


закр 

 

откр 



заряж 

 



закр 



закр 

2,4 


откр 

 

закр 



разряж 

 



 

Сигналу  лог.  “0”  -  соответствует  напряжение  (0,1-0,2)  В,  а    лог.  “1”

3,5  В  (положительная 

логика).


  и

-1-й(верхний)  и  2-й(нижний)pn-переходы  транзистора  Т

0

,  которые  могут  быть 



либо  открытыми(откр),  либо  закрытыми  (закр)  под  воздействием  входных  сигналов  А  и  В;U

БТ0


-

Состав и компоненты схемы 

ЛЭ ТТЛШ серии К531 

Входнойкаскад 

 

МЭТ  Т


0

  и 


резистор  R

0

 



Фазоразделительный каскад 

 

ТранзисторыТ



1

и Т


4

 

резисторыR



1

, R


2

  и  


R  

Выходнойкаскад 

 

ТранзисторыТ



2

3



и Т

5

 резистор



r

огр


 

 


727 

потенциал  базыТ

0

;  φ1  -  потенциал  коллектора  транзистора  Т



1

,  т.  е.  потенциал  точки  “1”,    Y  – 

выходной сигнал, который может быть равным “0” или “1”. 

Используя  совместно  ЛЭ  И-НЕ  (рис.  2,  а)  с  расширителем  по  ИЛИ  (рис.  2,  б)  можно  получить 

ЛЭ И-ИЛИ-НЕ, условное обозначение которого приведено на рисунке 2, г. При этом расширитель по 

ИЛИ своими выходами присоединяется к узлам“1” и “2”базового ЛЭ ТТЛШ(рис. 2, а и рис.2, в)[2,4].  

В  ряде  цифровых  устройств,  где  несколько  блоков  работают  на  общую  нагрузку,  требуется 

монтажное соединение выходов двух и более элементов ТТЛШ. В этом случае в качестве выходного 

каскада используется тристабильная схема ТТЛШ (рис. 4),  которая кроме  двух  обычных состояний 

выхода (лог. 1 и лог. 0) имеет еще третье – высокоимпедансное (высокоомное) состояние, в котором 

элемент  не  отдает  тока  к  нагрузке  и  не  потребляет  тока  от  нее,  т.  е.  электрически  отключается  от 

нагрузки[1,2,4]. 

 

 

 



Рисунок 4 – Схема ТТЛШ с тремя состояниями выхода 

 

Если на управляющий вход U подать напряжение лог. 1, то соответствующий(нижний) переход 



Б-Э МЭТ и диод D закрыты и элемент работает как обычно, выполняя логическую функцию И – НЕ. 

Если  на  вход  U  подать  напряжение  лог.  0,  то  потенциалы  точек  “1”  и  “2”одновременно  будут 

низкими и в результате этого транзисторы Т

1

– Т



5

 

оказываются закрытыми и элемент переходит в третье высокоомное состояние. 



ВМДП(металл-диэлектрик-полупроводник)-транзисторе  роль  диэлектрика  выполняет  двуокись 

кремния  SiO

2

,  поэтому  такой  транзистор  также  обозначают  аббревиатурой  МОП  (металл–окисел–



полупроводник).  МОП-транзистор  характеризуется  очень  большим  входным  сопротивлением  (10

14

 



Ом) и, следовательно, малым входным током.  

Поэтому такой транзистор  управляется не током (как биполярный транзистор), а напряжением. 

В зависимости от типа проводимости канала различают pМОП- и nМОП-транзисторы. На их основе 

строятpМОП-,  nМОП- и комплементарные МОП (КМОП или CMOS) интегральные схемы, которые 

по сравнению с биполярными ИС ТТЛШ и ЭСЛ конструктивно просты, более технологичны, имеют 

высокую помехоустойчивость и малую мощность  потребления, а также занимают гораздо меньшую 

площадь на кристалле полупроводника.  

Однако их быстродействие существенно меньше. В настоящее время известны следующие серии 

и  семейства  логических  КМОП  (CMOS)  интегральных  микросхем  производства  России: 

1564(соответствует  серии  74HC)-высокоскоростные;  1594(74АСТ)-улучшенное  CMOS,  совместимо 

по выходам с ТТЛШ схемами; 5564(74HCT)- улучшенное высокоскоростные CMOS, совместимо по 

выходам  с  ТТЛШ  схемами;  5584(74VHC)-сверхвысокоскоростные  CMOS,  по  быстродействию 

сравнимо  с  ТТЛШ  ИС;  74BCT  –  BiCMOS,  ТТL-совместимые  входы,  используются  для  буферов; 

74АВТ  –  улучшенное  BiMOS-семейство,  ТТЛ-совместимые  входы,  быстрее  АСТ  и  ВСТ[2,3,5].  В 

скобках указаны зарубежные аналоги серии КМОП интегральных микросхем. 

На  рисунке  5  показаны  схемы  nМОПЛЭ    И-НЕ  и  ИЛИ-НЕ,  где  транзистор  Т

0

выполняет  роль 



нагрузки,  а  Т

1

  и  Т



2

  являются  переключательными  транзисторами.  В  таблице  2  приведено  описание 

принципов  работы  nМОП-схем  И-НЕ  и  ИЛИ-НЕ  (рис.  5)  при  положительной  логике,  когда  сигналу 

лог.  1  соответствует  высокий  уровень  ( 4  В),  а  лог.  0  –  низкий  уровень  (0,1  В)    положительного 

напряжения. 

 

 



 

728 

 

а)  



 

 

 



  б) 

 

Рисунок5 – Электрические схемы ЛЭ И-НЕ (а) и ИЛИ-НЕ  (б)на nМОП-транзисторах 



 

Таблица 2 

Описание принципов работы nМОП-схем И-НЕ и ИЛИ-НЕ 

 

А 



В 

Т

1



 

Т

2



 

 С

Н



 

F

1



 

F

2



 



закр 

закр 


заряж 



закр 



откр 

заряж 




откр 


закр 

заряж 




откр 


откр 

разряж 


 



В  схеме  nМОП  ЛЭ  И-НЕ  (рис.  5,  а)  транзисторы  Т

1

  и Т



2

  соединены  последовательно.  Поэтому 

для получения на выходе схемы напряжения низкого уровня (сигнала лог. 0) на затворы транзисторов 

Т

1



 и Т

2

(на входы А и В) необходимо подать напряжение высокого уровня( сигналы лог. 1). При этом 



оба транзисторы Т

1

 и Т



2

 будут открытыми. Если податьсигнал лог. 0 хотя бы на один из входов схемы 

А или В, тогда соответствующий транзистор Т

1

 или Т



2

закрывается и на выходе схемы  будет сигнал 

лог.1.Максимальное число переключательных транзисторов (коэффициент объединения по входу m

и



равно  4.  Увеличение  числа  входных  транзисторов  в  схеме  И 

 НЕ усложняет топологию и снижает 

помехоустойчивость за счет увеличения уровня напряжения лог. 0. 

В  схеме  ИЛИ-НЕ  (рис.  5,  б)  транзисторы  Т

1

  и  Т


2

  включены  параллельно,  поэтому  при  подаче 

хотя бы на один из входов схемы сигнала лог. 1, соответствующий транзистор Т

1

 или Т



2

 открывается 

и на ее выходе будет сформирован сигнал лог. 0.  Для получения на выходе схемы сигнала лог. 1  на 

входы А и В необходимо подать сигнал лог. 0. При этом оба транзисторы Т

1

 и Т


2

 будут закрытыми. 

Коэффициент объединения по входу  m

или


 равен 10. Благодаря высокому входному сопротивлению и 

существенно  малому  значению  тока  утечки  МОП-транзисторов  цифровые  ИС,  построенные  на  их 

основе, имеют высокую нагрузочную способность (n = 10–15). 

Комплементарная  МОП  (КМОП)-структура  представляет  собой  схему  инвертора  (рис.  6,  а), 

составленную  из  nМОП-и pМОП-транзисторов.КМОП  ИС  отличаются  от  nМОПИС  малой 

мощностью  потребления,  относительно  высоким  быстродействием,  высокой  нагрузочной 

способностью  (n

15–20)  и  хорошей  помехоустойчивостью  за  счет  большего  перепада  уровней 



сигналов лог. 1 и лог. 0 (низкий уровень ближе к нулю, высокий – к напряжению стокового питания). 

 

 



 

Рисунок 6 – Схемы КМОП элементов: инвертора (а), И – НЕ (б) и ИЛИ – НЕ (в) 

 


729 

В  таблице  3  описаны  принципы  работы  КМОП  ЛЭ  И-НЕ  и  ИЛИ-НЕ  в  режиме  положительной 

логики. В этом режиме высокому уровню напряжения соответствует сигнал лог. 1, а низкому уровню 

– сигнал лог. 0. 

 

 Таблица 3 



Описание принципов работы КМОП ЛЭ И-НЕ и ИЛИ-НЕ 

 

А 



В 

Т1 


Т2 

  Т3 


  Т4 

 С

Н



 

F

1



 

F

2



 



закр 

закр 


откр 

откр 


заряж 



закр 



откр 

откр 


закр 

заряж 




откр 


закр 

закр 


откр 

заряж 




откр 


откр 

закр 


закр 

разряж 


 



Из  рис.  6,  б  видно,  что  для  реализации  логической  функции  И-НЕ  nМОП-транзисторы 

включаются  последовательно,  а  pМОП-транзисторы  –  параллельно.  Для  реализации  функции  ИЛИ-

НЕ  параллельно  включаются  nМОП-транзисторы,  а  последовательно  –  pМОП-транзисторы.  Кроме 

того,  затворы  каждой  пары  транзисторов    nМОП  и  pМОП,  образующих  КМОП-структуру, 

соединяются  между  собой  и  являются  входами  элементов  КМОП.  При  подаче  на  вход  A  КМОП-

элемента  И-НЕ  сигнала  лог.  0  закрывается  nМОП-транзистор  Т

1

,  а  связанный  с  ним  по  затвору 



pМОП-  транзистор  Т

3

  открывается.  В  результате  на  выходе  элемента  (независимо  от  значения 



сигнала на входе B) формируется уровень лог. 1 (см. таблицу 3). При подаче на входы A и B сигнала 

лог.  1  nМОП-транзисторы  Т

1

  и  Т


2

  открываются,  а  nМОП-транзисторы  Т

3

  и  Т


4

  закрываются,  что 

приводит к формированию на выходе элемента сигнала лог. 0. При этом емкость нагрузки C

н1

 всегда 



перезаряжается  через  открытый  nМОП-  или  pМОП-транзистор,  в  результате  чего  КМОП-элемент 

переключается быстрее, в отличие от аналогичных nМОП-элементов. 

КМОП  элементы  ИЛИ-НЕ  (рис.  6,  в)  работают  так  же,  но  на  ее  выходе  сигнал  лог.  1 

формируется  только  при  одновременной  подаче  на  входы  A  и  B  сигналов  лог.  0.  Обычно 

коэффициент  объединения  по  входу  элементов  КМОП  не  превышает  4  (m 

  4).  Сверхмалая 



потребляемая  мощность  и  высокое  быстродействие  обеспечивают  широкое  применение  элементов 

КМОП, особенно в разработках сверхбольших интегральных схем(СБИС).   



 

В заключение приведем некоторые параметры кристаллов СБИС (таблица 4)  современных 

четырехядерных микропроцессоров фирмы Intel(Сorei5 и i7) [3,5]. 

 

Таблица 4 



Параметры кристаллов СБИС четырехядерных микропроцессоров фирмы Intel 

 

 



SandyBridge 

IvyBridge 

Haswell 

Техпроцесс, нм 

32 

22 


22 

Транзисторы, млрд. шт 

1,16 

1,4 (+21%) 



1,6 (+14%) 

Площадь, мм

2

 

216 



1,60 (-26%) 

177 (+11%) 

Мощность потребления, Вт 

95 


77 (-19%) 

84 (+9%) 

Тактовая частота, ГГц 

3,1 


3,2 

3.3 


 

Как видим из таблицы 4, из-за малой проектной нормы(32 и 22 нм), используемой в техпроцессе 

изготовления  КМДП  элементов  количество  транзисторов  на  кристаллемикропроцессорных  СБИС 

составляет  более  одного  миллиарда  единиц,  а  площади,  занимаемые  на  кристалле  и  мощности 

потребления имеют относительно малые значения. 

В  настоящее  время  появляются  терагерцовые  и  трехзатворныеnМДП  транзисторы[3,5]. 

Технология изготовления таких транзисторов с проектной нормой до 14 нм позволяет  увеличить их 

число на кристалле микропроцессорных СБИС более1 миллиарда единиц, что позволит существенно 

расширить функциональные возможности суперкомпьютеров. 

 

 



 

 


730 

Выводы:  

Вид  технологии  изготовления  СБИС  во  многом  определяет  степень  интеграции  микросхем, 

быстродействие,  энергопотребление  и  стоимость  МП.  По  комплексу  этих  признаков  можно  отдать 

предпочтение  микропроцессорам,  выполненным  по  nМОП  и  КМОП  технологиям,  обеспечивающих 

малую  потребляемую  мощность,  высокую  плотность  компоновки  и  относительно  малую  стоимость. 

ЭСЛ и ТТЛШ технологии обеспечивают самое высокое быстродействие МП, но микропроцессорные 

БИС при этом отличаются низкой плотностью компоновки и высоким энергопотреблением.  

Развитие  суперкомпьютеров  с  сверхвысокой  производительностью    тесно  связано  с  новейшими 

технологическими  достижениями,  в  первую  очередь  в  области  микроэлектроникии  схемотехники.  Рост 

производительности  вычислительных  систем  достигается  путем  повышения  быстродействия  логических 

элементов, повышения степени параллелизма за счет объединения в системе большого числа одновременно 

работающих вычислительных  и  запоминающих  устройств,  а  также  путем  совершенствования алгоритмов 

решения прикладных задач и повышения эффективности программного обеспечения. 

 

ЛИТЕРАТУРА 



1.  Угрюмов Е. П. Цифровая схемотехника. Учебное пособие. – Спб.:  «БХВ-Санкт-Петербург», 2000. - 528 с.  

2.  Никитин В.А. Схемотехника интегральных схем ТТЛ, ТТЛШ и КМОП. – М.: НИЯУ МИФИ, 2010. - 164 с. 

3.  Ракитин В. В. Интегральные схемы на КМОП-транзисторах. Учебное пособие  – М.:МФТИ, 2007. – 308 с. 

4.  Джурунтаев Д.З.  Схемотехника. Учебник. – Алматы: Эверо, 2005. – 276 с. 

5.  Baker R.J. CMOS Circuit Desing, Layout, And Simulatio. – Wiley-IEEE,2005. 

 

REFERENCES 



1. Ugryumov E. P. Digital circuitry. Manual. – SPb.: "BHV-St. Petersburg", 2000. - 528 pages.  

2. Nikitin V.A. Skhemotekhnika of integrated schemes TTL, TTLSh and KMOP. – M.: NIYaU MEPhI, 2010. - 

164 pages. 

3. Rakitin V. V. Integrated schemes on KMOP-transistors. The manual – M.: MIPT, 2007. – 308 pages. 

4. Dzhuruntayev of D.Z. Skhemotekhnik. Textbook. – Almaty: Evero, 2005. – 276 pages. 

5. Baker R.J. CMOS Circuit Desing, Layout, And Simulatio. – Wiley-IEEE, 2005. 

 

Заурбек А., Карякин В.П., Джурунтаев Д.З. 




Достарыңызбен бөлісу:
1   ...   98   99   100   101   102   103   104   105   ...   130




©emirsaba.org 2024
әкімшілігінің қараңыз

    Басты бет