Шифраторы
| EI
|
R7 |
R6 |
R5 |
R4 |
R3 |
R2 |
R1 |
R0 |
A2 |
A1 |
A0 |
G | |
|
EO | |||||||||||||
|
1 |
1 |
X |
X |
X |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
0 |
|
1 |
0 |
1 |
X |
X |
X |
X |
X |
X |
1 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
X |
X |
X |
X |
X |
1 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
1 |
X |
X |
X |
X |
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
1 |
X |
X |
X |
0 |
1 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
1 |
X |
X |
0 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
X |
0 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
0 |
X |
X |
X |
X |
X |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
Из таблицы можно получить следующие выражения для функций A2…A0, ЕО, G
Повторным применением к каждой из функций Ai (i = 2, 1, 0) известного соотношения алгебры логики можно упростить их и получить выражения
которые определяют внутреннюю структуру шифратора приоритета в его основной части.
Наращивание размерности приоритетного шифратора
Условное обозначение шифратора приоритета показано на рис. 2.7, на котором изображено наращивание числа входов запросов вдвое (от 8 до 16). При этом показаны шифраторы с инверсными входами и выходами, как это свойственно большинству серий элементов.
Шифратор 2— старший по приоритету, его работа всегда разрешена подачей нуля на вход EI2. Если на входах есть хотя бы один запрос, то разрешения на работу младшего шифратора 1 нет (Е02 = 1). Выходы шифратора 1 пассивны, т. е. имеют единичные значения. При этом элементы И-НЕ с номерами 1, 2, 3 играют роль инверторов для сигналов Ai2 (i = 0,1,2). Поэтому на выходах A2…A0 схемы в целом формируются сигналы от нуля до семи в зависимости от номера старшего запроса в шифраторе 2, что вместе с единицей на выходе Е02 дает номера от 8 до 15.
Рис. 2.7. Схема наращивания размерности приоритетного шифратора
Если на входах шифратора 2 запросов нет, он разрешает работу младшего, вырабатывая сигнал Е02=0 и приводит свои выходы a2…a0 в пассивное единичное состояние. Теперь на выходы a схемы в целом передаются инвертированные значения выходов a01, a11, a21 младшего шифратора, что вместе с нулем в разряде аз соответствует номерам от нуля до семи.
Таким образом, строится схема с 16 входами запросов, причем вход имеет старший приоритет. Выход элемента 4 принимает единичное значение при наличии хотя бы одного запроса в любом из шифраторов, и может использоваться как сигнал запроса на прерывания для процессора с последующим указанием процессору номера старшего запроса.
Рис. 2.8. Схема указания старшей единицы
Указатели старшей единицы могут быть реализованы подключением двоичного дешифратора к выходу шифратора приоритета, но эту же задачу можно решить с помощью специальной цепочечной схемы (рис. 2.8) путем последовательного опроса разрядов, начиная со старшего, и прекращения дальнейшего опроса при выявлении первой же единицы.
В этой схеме единичный сигнал опроса, подаваемый со стороны старшего разряда an-1 может распространяться вправо только до первого разряда, содержащего единицу. Разряд, содержащий ноль, пропускает сигнал опроса, на его выходе остается нулевой уровень. На выходе единичного разряда конъюнктор блокируется нулевым значением инвертированной переменной, и дальнейшее распространение переноса прекращается. Одновременно на выходе разряда возникает единичный сигнал.
жүктеу/скачать 101,68 Kb.
Достарыңызбен бөлісу:
