1 аналогтық ЖӘне сандық сигналдар
жүктеу/скачать 0,55 Mb.
|
аналогтық сандық (Автосохраненный)
| ПРАКТИКАЛЫҚ БӨЛІМ
Микропроцессорлық жүйелерде импульстік элементтің рөлін аналогты-цифрлық түрлендіргіш (АСТ), ал экстраполятордың рөлін цифрлық-аналогтық түрлендіргіш (САТ) орындайды. Аналогты-цифрлық түрлендіру аналогтық сигналдағы ақпаратты цифрлық кодқа түрлендіруден тұрады. Цифрлық-аналогтық түрлендіру кері тапсырманы орындауға арналған, яғни. сандық код ретінде берілген санды баламалы аналогтық сигналға түрлендіру. AСТ, аналогтық кері байланыс сигналдарын жүйенің цифрлық бөлігімен қабылданатын кодтарға түрлендіру үшін цифрлық басқару жүйелерінің кері байланыс тізбектерінде орнатылады. Бұл. АСТ бірнеше функцияларды орындайды, мысалы: уақытша дискреттеу, деңгейді кванттау, кодтау. ADC жалпыланған құрылымдық схемасы 3.1-суретте көрсетілген. Сурет 3.1. ADC жалпыланған құрылымдық схемасы ADC кірісіне ток немесе кернеу түрінде сигнал беріледі, ол түрлендіру процесінде деңгей бойынша квантталады. 3 биттік ADC үшін тамаша статикалық сипаттама суретте көрсетілген.3.2. Кіріс сигналдары –Umax-тан Umax-қа дейінгі кез келген мәндерді қабылдай алады, ал шығыс сегіз (23) дискретті деңгейге сәйкес келеді. ADC Шығыс кодының бір мәнінен басқа іргелес мәнге ауысу орын алатын кіріс кернеуінің шамасы интеркодтық ауысу кернеуі деп аталады. Кодаралық ауысулардың екі іргелес мәні арасындағы айырмашылық кванттау қадамы немесе кіші маңызды разряд бірлігі (MSR) деп аталады. Түрлендіру сипаттамасының бастапқы нүктесі ретінде анықталған кіріс сигналының мәнімен анықталған нүкте деп аталады. (3.1), мұндағы U0, 1-бірінші интеркодтың кернеуі, ulsb-кванттау қадамы (LSB – Least Significant Bit). Түрлендіру сипаттамасының соңғы нүктесі қатынаспен анықталған кіріс кернеуіне сәйкес келеді. (3.2). U0, 1 және UN-1 мәндерімен шектелген ADC кіріс кернеуінің диапазоны N кіріс кернеуінің диапазоны деп аталады. (3.3). Кіріс кернеуінің диапазоны және N-разрядты ADC және DAC шамасы қатынасты байланыстырады. (3.4). (3.5) толық масштабты кернеу деп аталады (FSR – толық масштабты Диапазон). Әдетте, бұл параметр ADC-ге қосылған кернеу көзінің шығыс сигналының деңгейімен анықталады. Кванттау қадамының шамасы немесе кіші разряд бірлігі т. о. тең. (3.6), ал жоғары маңызды разряд бірлігінің шамасы (3.7). 3.2-суреттен көрініп тұрғандай, түрлендіру кезінде қате орын алады, ол ULSB/2 ең аз мәнді цифрының мәнінің жартысынан аспайды. Аналогты-сандық түрлендірудің әртүрлі әдістері бар, олар дәлдігі мен жылдамдығымен ерекшеленеді. Көп жағдайда бұл сипаттамалар бір-біріне антагонистік сипатта болады. Қазіргі уақытта түрлендіргіштердің дәйекті жуықтаулардың АДК типтері (биттік теңдестіру), интегралдаушы ADC, параллельді (Flash) ADC, «сигма-дельта» ADC және т.б. кеңінен қолданылады. Сурет 3.3- кезекті жуықтаулардың ADC құрылымдық схемасы Құрылғының негізгі элементтері компаратор (К), цифрлық-аналогтық түрлендіргіш (DAC) және логикалық басқару схемасы болып табылады. Түрлендіру принципі кіріс сигналының деңгейін шығыс кодының әртүрлі комбинацияларына сәйкес келетін сигнал деңгейлерімен дәйекті түрде салыстыруға және салыстыру нәтижелері бойынша алынған кодты қалыптастыруға негізделген. Салыстырылған кодтардың тізбегі жартыға бөлу ережесін қанағаттандырады. Түрлендірудің басында DAC кіріс коды ең жоғары биттен басқа барлық биттер 0 және ең жоғары бит 1 болатын күйге орнатылады. Бұл комбинацияда кіріс кернеу диапазонының жартысына тең кернеу пайда болады. DAC шығысы. Бұл кернеу компаратордағы кіріс кернеуімен салыстырылады. Егер кіріс сигналы DAC-дан келетін сигналдан үлкен болса, онда шығыс кодының ең маңызды биті 1-ге орнатылады, әйтпесе ол 0-ге қалпына келтіріледі. Келесі циклде осылайша ішінара қалыптасқан код қайтадан беріледі. DAC кірісіне келесі бит біріне орнатылады және салыстыру қайталанады. Процесс ең аз маңызды бит салыстырылғанша жалғасады. Бұл. N-разрядты шығыс кодын қалыптастыру үшін N бірдей қарапайым салыстыру циклі қажет. Бұл, басқалары тең болса, мұндай ADC жылдамдығы оның сыйымдылығы артқан сайын азаяды дегенді білдіреді. ADC дәйекті жуықтауының ішкі элементтері (DAC және компаратор) ADC LSB жартысынан жоғары дәлдікке ие болуы керек. Сурет 3.4- Параллельді (Flash) ADC құрылымдық схемасы Бұл жағдайда кіріс кернеуі N-1 компараторларының бір атаудағы кірістерімен салыстыру үшін қолданылады. Компараторлардың қарама-қарсы кірістері эталондық кернеу көзіне қосылған жоғары дәлдіктегі кернеу бөлгішінен сигналдарды алады. Бұл жағдайда бөлгіштің шығысындағы кернеулер кіріс сигналының барлық диапазонында біркелкі бөлінеді. Басымдық кодер шығыс қосылған ең жоғары компараторға сәйкес келетін сандық шығысты жасайды. Бұл. N-разрядты түрлендіруді қамтамасыз ету үшін 2N бөлгіш резисторлар және 2N-1 компаратор қажет. Бұл ең жылдам түрлендіру әдістерінің бірі. Дегенмен, үлкен сыйымдылықпен ол үлкен аппараттық шығындарды талап етеді. Барлық бөлгіш резисторлар мен компараторлардың дәлдігі тағы да ең аз маңызды биттің жартысынан жақсырақ болуы керек. Сурет 3.5. Қос интеграцияланған ADC құрылымдық схемасы Жүйенің негізгі элементтері SW1, SW2, SW3 коммутаторларынан тұратын аналогтық коммутатор, интегратор I, компаратор К және есептегіш С. Түрлендіру процесі үш фазадан тұрады (3.6-сурет). Бірінші кезеңде SW1 қосқышы жабық, ал қалған қосқыштар ашық. SW1 жабық кілті арқылы интеграторға кіріс кернеуі беріледі, ол бекітілген уақыт аралығы үшін кіріс сигналын біріктіреді. Осы уақыт аралығынан кейін интегратордың шығыс сигналының деңгейі кіріс сигналының мәніне пропорционал болады. Түрлендірудің екінші кезеңінде SW1 коммутаторы ашылады, ал SW2 ажыратқышы жабылады және интегратордың кірісіне эталондық кернеу көзінен сигнал беріледі. Интегратор конденсаторы бірінші түрлендіру интервалында жинақталған кернеуден эталондық кернеуге пропорционал тұрақты жылдамдықпен разрядталады. Бұл кезең интегратордың шығыс кернеуі нөлге дейін төмендегенше жалғасады, бұл интегратордың сигналын нөлмен салыстыратын компаратордың шығыс сигналымен дәлелденеді. Екінші кезеңнің ұзақтығы түрлендіргіштің кіріс кернеуіне пропорционал. Бүкіл екінші кезеңде есептегішке калибрленген жиілігі бар жоғары жиілікті импульстар беріледі. Бұл. екінші кезеңнен кейін есептегіштің цифрлық көрсеткіштері кіріс кернеуіне пропорционал болады. Бұл әдіс арқылы компоненттердің дәлдігі мен тұрақтылығына жоғары талаптар қоймастан өте жақсы дәлдікке қол жеткізуге болады. Атап айтқанда, интегратордың сыйымдылығының тұрақтылығы жоғары болмауы мүмкін, өйткені зарядтау және разряд циклдері сыйымдылыққа кері пропорционалды жылдамдықпен жүреді. Сонымен қатар, компарптордың дрейфі мен ығысу қателері түрлендірудің әрбір кезеңі бір кернеуде басталып, аяқталуымен өтеледі. Дәлдікті жақсарту үшін SW3 коммутаторы арқылы интегратор кірісіне нөлдік сигнал берілгенде түрлендірудің үшінші кезеңі қолданылады. Бұл кезеңде бірдей интегратор мен компаратор пайдаланылғандықтан, кейінгі өлшеу нәтижесінен нөлге дейінгі шығыс қатесінің мәнін шегеру нөлге жақын өлшемдермен байланысты қателерді өтеуге мүмкіндік береді. Есептегішке берілетін тактілік импульстердің жиілігіне де қатаң талаптар қойылмайды, өйткені түрлендірудің бірінші сатысында бекітілген уақыт аралығы бірдей импульстардан қалыптасады. Қатаң талаптар тек разрядтық токқа қойылады, яғни. анықтамалық кернеу көзіне. Бұл түрлендіру әдісінің кемшілігі төмен жылдамдық болып табылады. ADC жүйеге қойылатын талаптар негізінде белгілі бір құрылғыны таңдауды жүзеге асыруға мүмкіндік беретін бірқатар параметрлермен сипатталады. Барлық ADC параметрлерін екі топқа бөлуге болады: статикалық және динамикалық. Біріншісі тұрақты немесе баяу өзгеретін кіріс сигналымен жұмыс кезінде құрылғының дәлдік сипаттамаларын анықтайды, ал екіншісі кіріс сигналының жиілігінің жоғарылауымен дәлдікті сақтау ретінде құрылғының жылдамдығын сипаттайды. Кіріс сигналының нөлдік маңында орналасқан кванттау деңгейі -0.5 ULSB және 0.5 ULSB интеркодтық ауысу кернеулеріне сәйкес келеді (біріншісі тек биполярлық кіріс сигналында болады). Алайда, нақты құрылғыларда кодаралық ауысулар деректерінің кернеулері осы идеалды мәндерден өзгеше болуы мүмкін. Осы кадраралық ауысу кернеулерінің нақты деңгейлерінің олардың идеалды мәндерінен ауытқуы сәйкесінше биполярлық нөлдікмещысу қатесі (Bipolar Zero Error) және бірполярлы нөлдік сысу қатесі (Zero offset Error) деп аталады. Биполярлық диапазондарда түрлендірулер әдетте нөлдік орын ауыстыру қатесін, ал бірполярлы диапазондарда бірполярлы орын ауыстыру қатесін пайдаланады. Бұл қате абсцисса осінің бойымен идеалды сипаттамаға қатысты нақты түрлендіру сипаттамасының параллель сысуына әкеледі (сурет.3.7). Ufsr-1.5 ulsb идеалды мәнінен соңғы жыларалық ауысуға сәйкес келетін кіріс деңгейінің ауытқуы толық масштабты қате (толық масштабты қате) деп аталады. ADC түрлендіру коэффициенті нақты түрлендіру сипаттамасының бастапқы және соңғы нүктелері арқылы сызылған түзудің көлбеу бұрышының тангенсі деп аталады. Түрлендіру коэффициентінің нақты және идеалды мәні арасындағы айырмашылық түрлендіру коэффициентінің қателігі (Gain Error) деп аталады (сурет.3.7). Ол шкаланың соңындағы қателерді қамтиды, бірақ шкаланың нөлдік қателерін қамтымайды. Бірполярлы диапазон үшін ол толық масштабтағы қате мен бірполярлы нөлдік орын ауыстыру қатесі арасындағы айырмашылық ретінде, ал биполярлы диапазон үшін толық масштабтағы қате мен биполярлы нөлдік орын ауыстыру қатесі арасындағы айырмашылық ретінде анықталады. Шын мәнінде, кез-келген жағдайда, бұл соңғы және бірінші кадраралық ауысулар арасындағы идеалды қашықтықтың (UFSR-2ULSB-ге тең) оның нақты мәнінен ауытқуы. Нөлдік орын ауыстыру және түрлендіру коэффициентінің қателіктерін ADC алдын ала күшейткішін реттеу арқылы өтеуге болады. Ол үшін 0.1 ULSB-ден кем емес дәлдікпен вольтметр болуы керек. Тәуелсіздік үшін бұл екі қате алдымен нөлдік орын ауыстыру қатесін, содан кейін түрлендіру коэффициентінің қатесін түзетеді. Нөлдік орын ауыстыру қатесін түзету үшін ADC қажет: 1. Кіріс кернеуін дәл 0.5 ulsb деңгейінде орнатыңыз; 2. ADC 00 состояние 01 күйіне ауысқанша ADC алдын ала күшейткішініңмещысуын реттеңіз. Түрлендіру коэффициентінің қатесін түзету үшін: 1. Кіріс кернеуін UFSR-1.5 ULSB деңгейінде дәл орнатыңыз; 2. ADC 11 состояние 1 күйіне ауысқанға дейін ADC алдын ала күшейткішінің күшейту коэффициентін реттеңіз. ADC схемасы элементтерінің идеалдылығына байланысты әр түрлі нүктелердегі қадамдар ADC сипаттамалары бір-бірінен шамасы бойынша ерекшеленеді және ULSB - ге тең емес (сурет.3.8). ULSB кванттау қадамының идеалды мәнінен көршілес екі нақты кванттау қадамының орталары арасындағы қашықтықтың ауытқуы дифференциалды сызықтық емес (DNL-дифференциалды емес сызықтық) деп аталады. Егер DNL ulsb-ден үлкен немесе оған тең болса, онда ADC "өткізіп алған кодтар" деп аталуы мүмкін (сурет.3.3). Бұл жабық Басқару жүйелерінде тұрақтылықтың жоғалуына әкелуі мүмкін ADC беру коэффициентінің жергілікті күрт өзгеруіне әкеледі. Шығыс сигналын берілген дәлдікпен сақтау маңызды қосымшалар үшін ADC Шығыс кодтары интеркодтық ауысу кернеулеріне қаншалықты сәйкес келетіні маңызды. ADC нақты сипаттамасындағы кванттау қадамының центрінің сызықтық сипаттамадан максималды ауытқуы интегралды сызықтық емес (inl – Integral Nonlinearity) немесе ADC салыстырмалы дәлдігі (relative Accuracy) деп аталады (сурет.3.9). Сызықтық сипаттама нақты түрлендіру сипаттамасының шеткі нүктелері арқылы, олар калибрленгеннен кейін, яғни нөлдік орын ауыстыру және түрлендіру коэффициентінің қателері жойылады. Дифференциалды және интегралды сызықтық емес қателерді қарапайым құралдармен өтеу мүмкін емес. ADC (Resolution) ажыратымдылығы ADC шығысындағы код комбинацияларының максималды санына кері мән деп аталады (3.8).м Бұл параметр кіріс сигналының ең төменгі деңгейін анықтайды (толық амплитудалық сигналға қатысты) ADC қабылдауға қабілетті. Дәлдік пен ажыратымдылық екі тәуелсіз сипаттама болып табылады. Берілген динамикалық кіріс диапазонын қамтамасыз ету маңызды болған кезде ажыратымдылық шешуші рөл атқарады. Дәлдік реттелетін шаманы белгіленген дәлдікпен белгілі бір деңгейде ұстап тұру қажет болған кезде шешуші болып табылады. ADC динамикалық диапазоны (DR - Dinamic Range) кіріс кернеуінің максималды қабылданған деңгейінің дБ-мен көрсетілген минимумға қатынасы деп аталады (3.9). Бұл параметр ADC жібере алатын ақпараттың максималды мөлшерін анықтайды. Сонымен, 12 биттік ADC үшін DR=72 ДБ. Нақты ADC сипаттамалары нақты құрылғы элементтерінің жетілмегендігіне байланысты идеалды құрылғылардан ерекшеленеді. Нақты ADC сипаттайтын кейбір параметрлерді қарастырыңыз. Сигнал-шу қатынасы (SNR-signal to Noise Ratio) кіріс синусоидалы сигналдың орташа квадраттық мәнінің шудың орташа квадраттық мәніне қатынасы деп аталады, ол барлық басқа спектрлік компоненттердің қосындысы ретінде анықталады.тұрақты компонентті есепке алмай, іріктеу жиілігінің жартысына дейін. Тек децибелмен көрсетілген SNR кванттау шуын тудыратын тамаша N-биттік ADC үшін келесідей анықтауға болады мұндағы n-ADC биті. Сонымен, 12 биттік идеалды ADC үшін SNR=74 дБ. Бұл мән бірдей ADC динамикалық диапазонының мәнінен үлкен қабылданатын сигналдың минималды деңгейі Шу деңгейінен үлкен болуы керек. Бұл формула тек кванттау шуын ескереді және нақты ADC-де бар басқа шу көздерін есепке алмайды. Сондықтан, нақты ADC үшін SNR мәндері идеалдан төмен болады. Нақты 12 биттік ADC үшін әдеттегі SNR мәні 68-70 дБ құрайды. Егер кіріс сигналының ауқымы UFSR-ден аз болса, онда соңғы формулаға түзету енгізу керек. (3.11), мұндағы КОС-дБ-де көрсетілген кіріс сигналының әлсіреуі. Сонымен, егер 12 биттік ADC кіріс сигналының амплитудасы толық шкаланың кернеуінің жартысынан 10 есе аз болса, онда kos=-20 дБ және SNR=74 ДБ – 20 дБ=54 дБ. ADC разрядтарының тиімді санын анықтау үшін нақты SNR мәнін пайдалануға болады (ENOB – effective number of Bits). Ол формула бойынша анықталады. (3.12). Бұл көрсеткіш нақты ADC-тің нақты шешім қабылдау қуатын сипаттай алады.Осылайша, CBS=-20 дБ сигнал үшін SNR=68 дБ бар 12-биттік ADC шын мәнінде 7-бит (ENOB=7.68) болып табылады. ENOB мәні кіріс сигналының жиілігіне өте тәуелді, яғни. ADC тиімді разряд тереңдігі жиіліктің артуымен азаяды. Жалпы гармоникалық бұрмалану (THD) - барлық жоғары гармоникалардың RMS мәндерінің қосындысының негізгі гармониканың RMS мәніне қатынасы. (3.13), мұндағы n әдетте 6 немесе 9 деңгейінде шектеледі. Бұл параметр кіріспен салыстырғанда ADC шығыс сигналының гармоникалық бұрмалану деңгейін сипаттайды. THD кіріс сигналының жиілігімен жоғарылайды. Толық қуат жиілік диапазоны (FPBW – толық қуат диапазоны) – қалпына келтірілген негізгі компоненттің амплитудасы 3 дБ-ден аспайтын толық масштабқа тең диапазоны бар максималды кіріс жиілігі. Кіріс сигналының жиілігінің жоғарылауымен ADC аналогтық тізбектері оның өзгеруін берілген дәлдікпен өңдеуді тоқтатады, бұл жоғары жиіліктегі ADC түрлендіру коэффициентінің төмендеуіне әкеледі. Орнату уақыты (Settling Time) – кіріс сигналының толық диапазонына тең амплитудасы бар қадамдық сигнал берілгеннен кейін ADC номиналды дәлдікке жету үшін қажет уақыт. Бұл параметр әр түрлі ADC түйіндерінің соңғы жылдамдығына байланысты шектеулі. Әр түрлі қателіктерге байланысты нақты ADC сипаттамасы сызықтық емес. Егер сызықтық емес құрылғының кірісіне спектрі екі fa және fb гармоникасынан тұратын сигнал берілсе, онда мұндай құрылғының шығыс сигналының спектрінде негізгі гармоникалардан басқа жиіліктері бар интермодуляциялық субармониктер болады , мұндағы m, n=1,2,3, второго екінші ретті Субармоника-fa+fb, fa-fb, үшінші ретті субармоника – бұл 2fa+fb, 2fa-fb, fa+2fb, fa-2fb. Егер кіріс синусоидтарында өткізу қабілеттілігінің жоғарғы жиілігіне жақын жиіліктер болса, онда екінші ретті субармониктер кіріс синусоидтарынан алыс орналасқан және төменгі жиіліктер аймағында орналасқан, ал үшінші ретті субармоникаларда кіріс жиіліктеріне жақын жиіліктер болады. Интермодуляциялық бұрмалану коэффициенті (Intermodulatin Distortion) – белгілі бір ретті интермодуляциялық субармоникалардың орташа квадраттық мәндерінің қосындысының дБ-де көрсетілген негізгі гармоникалардың орташа квадраттық мәндерінің қосындысына қатынасы. (3.14). Аналогты-цифрлық түрлендірудің кез-келген әдісі оны орындау үшін біраз уақытты қажет етеді. ADC түрлендіру уақыты (Conversion Time) деп ADC кірісіне аналогтық сигнал түскен сәттен бастап тиісті шығыс коды пайда болғанға дейінгі уақыт аралығы түсініледі. Егер ADC кіріс сигналы уақыт бойынша өзгерсе, онда ADC түрлендірудің соңғы уақыты деп аталатындардың пайда болуына әкеледі.аппертуралық қателік (сурет.3.10). Түрлендіруді бастау сигналы t0 уақытында келеді, ал шығыс коды t1 уақытында пайда болады. Осы уақыт ішінде кіріс сигналы DU мәніне өзгере алды. Белгісіздік туындайды: U0 - U0 + DU диапазонындағы кіріс сигналының мәнінің қандай деңгейі осы шығыс кодына сәйкес келеді. Ең аз мәнді разряд деңгейінде түрлендіру дәлдігін сақтау үшін түрлендіру кезінде ADC кірісіндегі сигнал мәнінің өзгеруі ең аз мәнді цифрдың мәнінен аспауы керек. (3.15). Түрлендіру кезінде сигнал деңгейінің өзгеруін шамамен есептеуге болады (3.16), мұндағы Uin – ADC кіріс кернеуі, Tc – түрлендіру уақыты. (3.16) мәнін (3.15) орнына қойып аламыз (3.17). Егер кіріс f жиілігі бар синусоидалы сигнал болса (3.18), онда оның туындысы тең болады. (3.19). Ол косинус 1 болғанда максималды мәнді алады. Осыны ескере отырып (3.9) (3.7) аламыз , болмаса (3.20) ADC түрлендірудің соңғы уақыты кіріс сигналының өзгеру жылдамдығын шектеу талабына әкеледі. Апертуралық қатені азайту үшін және т.б. түрлендіргіштің кірісіне ADC кіріс сигналының өзгеру жылдамдығының шегін босату үшін "сақтау құрылғысы" (UVC) (Track/Hold Unit) деп аталады. Жеңілдетілген UVC схемасы суретте көрсетілген.3.11. Бұл құрылғыда екі жұмыс режимі бар: Үлгі режимі және бекіту режимі. Үлгі режимі SW кілтінің жабық күйіне сәйкес келеді. Бұл режимде UVC шығыс кернеуі оның кіріс кернеуін қайталайды. Бекіту режимі пәрмен бойынша қосылады SW ашылмалы кілті. Бұл жағдайда UVC кірісі мен шығысы арасындағы байланыс үзіледі, ал шығыс сигналы конденсаторда жинақталған зарядтың есебінен бекіту пәрмені келген кезде кіріс сигналының деңгейіне сәйкес тұрақты деңгейде сақталады. Яғни, егер сіз ADC түрлендіруді бастамас бұрын бекіту пәрменін берсеңіз, онда UVC шығыс сигналы бүкіл түрлендіру уақытында тұрақты деңгейде сақталады. Түрлендіру аяқталғаннан кейін UVC қайтадан іріктеу режиміне ауысады. Нақты UVC жұмысы сипатталған идеалды жағдайдан біршама ерекшеленеді (сурет.3.12). Егер сақтау кезінде UVC кірісіндегі сигнал оның шығыс сигналына қатысты айтарлықтай өзгерген болса, онда бекіту пәрменін алып тастағаннан кейін оларды теңестіру үшін соңғы уақыт қажет. Бекіту пәрменін алып тастаған сәттен бастап UVC шығысы 0.5 ulsb қатесі бар кіріске тең болатын сәтке дейінгі уақыт аралығы UVC іріктеу уақыты деп аталады (track / hold Acquisiton Time). UVC басқару элементтерінің соңғы жылдамдығына байланысты бекіту пәрменін қабылдау сәті және SW кілтінің нақты ашылу сәті бір-бірінен біршама қорғалған. Бекіту пәрмені келген сәттен бастап бекітудің нақты басталу сәтіне дейінгі уақыт аралығы UVC диафрагмалық кідірісі (Aperture Delay) деп аталады. Ол UVC коммутациялық тізбегінің іске қосылу уақытымен анықталады. Нақты UVC-де синхрондау сигналы шудың, қуат кедергісінің және сандық желілердің паразиттік әсеріне байланысты фазалық модуляцияланады. Осының салдарынан UVC диафрагмалық кідіріс шамасы үлгіден үлгіге дейінгі кейбір шектерде өзгеруі мүмкін. Дәйекті санақтардағы диафрагмалық кідірістің вариация диапазоны диафрагмалық белгісіздік деп аталады (апертуралық Джиттер). Бұл әсер қосымша шу ретінде қабылданады және сигнал-шудың нақты қатынасын шамаға дейін төмендетеді (3.21), мұндағы f-кіріс сигналының жиілігі, tA-апертуралық белгісіздік шамасы. Нақты UVC-де Шығыс соңғы түрлендіру уақытында мүлдем өзгеріссіз қала алмайды. Конденсатор Шығыс буферінің кішкене кіріс тогымен біртіндеп зарядсызданады. Қажетті дәлдікті сақтау үшін конверсия кезінде конденсатордың заряды 0.5 ULSB-ден аспауы керек. Сандық-аналогтық түрлендіргіштер әдетте микропроцессорлық жүйенің шығысында оның шығыс кодтарын үздіксіз реттеу объектісіне берілетін аналогтық сигналға түрлендіру үшін орнатылады. 3 биттік DAC-тың тамаша статикалық сипаттамасы суретте көрсетілген.3.13. Сипаттаманың бастапқы нүктесі U00 0 0 бірінші (нөлдік) кіріс кодына сәйкес келетін нүкте ретінде анықталады. Сипаттаманың соңғы нүктесі U11...1 Соңғы кіріс кодына сәйкес келетін нүкте ретінде анықталады. Шығыс кернеу диапазонының анықтамалары, кванттаудың төменгі разряд бірліктері, нөлдік орын ауыстыру қателіктері, түрлендіру коэффициентінің қателіктері ADC сәйкес сипаттамаларына ұқсас. Құрылымдық ұйымдастыру тұрғысынан DAC түрлендіргішті құрудың әлдеқайда аз нұсқаларын көрсетеді. DAC негізгі құрылымы деп аталады. "тізбекті R-2R схемасы" (сурет.3.14). Тізбектің кіріс тогы Iin=UREF/R, ал тізбектің тізбектелген токтары сәйкесінше Iin/2, Iin/4, Iin/8 және т.б. сандық кіріс кодын Шығыс тогына түрлендіру үшін түрлендіргіштің Шығыс нүктесінде кіріс кодындағы бірліктерге сәйкес келетін барлық иық токтарын жинау жеткілікті (сурет.3.15). Егер Операциялық күшейткіш түрлендіргіштің Шығыс нүктесіне қосылса, онда Шығыс кернеуін келесідей анықтауға болады (3.22), мұндағы K-кіріс сандық коды, N-DAC биті. Барлық қолданыстағы DAC екі үлкен топқа бөлінеді: ток шығысы бар DAC және кернеу шығысы бар DAC. Олардың арасындағы айырмашылық операциялық күшейткіште DAC чипінің соңғы сатысының болмауы немесе болуы болып табылады. Кернеу шығысы бар DAC - бұл жетілдірілген құрылғылар және олардың жұмыс істеуі үшін қосымша элементтер аз қажет. Алайда, соңғы каскад баспалдақ схемасының параметрлерімен бірге DAC динамикалық және дәлдік параметрлерін анықтайды. DAC - пен бір чипте дәл, жылдам әрекет ететін операциялық күшейткішті орындау жиі қиынға соғады. Сондықтан жылдам әрекет ететін DAC-тердің көпшілігінде ток шығысы бар. DAC үшін дифференциалды сызықтық емес аналогтық сигналдың екі іргелес Шығыс деңгейлері арасындағы қашықтықтың идеалды ULSB мәнінен ауытқуы ретінде анықталады. Дифференциалды сызықтықтың үлкен мәні DAC монотонды емес болуына әкелуі мүмкін. Бұл дегеніміз, сандық кодтың ұлғаюы сипаттаманың кейбір бөлігінде шығыс сигналының төмендеуіне әкеледі (сурет.3.16). Бұл жүйеде қажетсіз генерацияға әкелуі мүмкін. DAC үшін интегралды сызықтық емес, олар реттелгеннен кейін бірінші және соңғы кодқа сәйкес нүктелер арқылы сызылған түзу сызықтан аналогтық шығыс деңгейінің ең үлкен ауытқуы ретінде анықталады. DAC орнату уақыты кіріс коды 00.0 мәнінен 11.1 мәніне өзгергеннен кейін DAC шығыс сигналы 0.5 ULSB-ден аспайтын қателік шегімен берілген деңгейде Орнатылатын уақыт ретінде анықталады. Егер DAC кіріс регистрлері болса, онда орнату уақытының белгілі бір бөлігі цифрлық сигналдардың өтуінің белгіленген кешігуіне байланысты, ал қалған бөлігі ғана DAC схемасының инерциясына байланысты. Сондықтан орнату уақыты әдетте DAC кірісіне Жаңа код келген сәттен бастап емес, жаңа кодқа сәйкес келетін шығыс сигналын өзгерту басталған сәттен бастап 0.5 ulsb дәлдігімен шығыс сигналын орнатқанға дейін өлшенеді (сурет.3.17). Бұл жағдайда тұндыру уақыты DAC таңдаудың максималды жиілігін анықтайды. (3.23), мұндағы tS – тұндыру уақыты. Цифрлық DAC кіріс тізбектері шектеулі жылдамдыққа ие. Сонымен қатар, кіріс кодының әртүрлі биттеріне сәйкес келетін сигналдардың таралу жылдамдығы элементтердің параметрлері мен схема ерекшеліктерінің таралуына байланысты бірдей емес. Нәтижесінде, жаңа код келгенде, DAC баспалдақ тізбегінің тұтқалары синхронды емес, бір-біріне қатысты біршама кідіріспен ауысады. Бұл DAC шығыс кернеуінің диаграммасында бір тұрақты мәннен екіншісіне ауысқанда әртүрлі амплитудалар мен бағыттардағы секірулер байқалатынына әкеледі (3.18-сурет). Шектеу шамасының амплитудасы ол бір мәннен екінші мәнге өткенде кодтың өзгеретін биттерінің санына байланысты. Ең үлкен өсулер шкаланың ортасында байқалады, онда кодтың барлық сандары бірден өзгереді (бұл 011…1 – 100…0 және 100…0 – 011…1 өтулері). 3.19-суреттен көрініп тұрғандай, бұл шығарындылар бірдей емес. Осылайша, бұл шығарындылар кодқа байланысты, яғни. олардың амплитудасы мен полярлығы сәйкес кодтың ауысуына байланысты. DAC шкаласының ортасында пайда болатын ең үлкен екі тітіркену синусоидалы сигналдың қалпына келтіру кезеңінде екі рет пайда болады. Бұл олардың қалпына келтірілген сигналға және жоғары ретті субгармонияларға қатысты DAC шығыс сигналының спектріне екінші гармониканы қосатынын білдіреді. Бұл жалған спектрлік компоненттер өте нашар сүзіледі. іріктеу жылдамдығының жартысынан төмен немесе одан сәл жоғары орналасқан. Бұл ақаулар ақаулық қисығы астындағы максималды аумақты анықтайтын және pV s немесе nV с өлшенетін Glitch Area арқылы сипатталады. DAC шығысындағы сілкіністерді азайту үшін келесі кодты өзгерту алдында бірден бекіту режиміне енгізілетін және шиеленіс аяқталғаннан кейін бекітуден шығарылатын SHA орнатуға болады (3.19-сурет). Бұл DAC шығыс сигналының нәтижесінде пайда болатын гармоникалық мазмұнын айтарлықтай төмендетеді. Жұмыс алгоритміне сәйкес DAC нөлдік ретті экстраполятор болып табылады, оның жиілік реакциясын өрнекпен көрсетуге болады. (3.24), мұндағы ws – іріктеу жылдамдығы. DAC жиілік реакциясы 3.20-суретте көрсетілген. Көріп отырғанымыздай, 0,5 Вт жиілікте қалпына келтірілген сигнал сигналдың төмен жиілікті құрамдас бөліктерімен салыстырғанда 3,92 дБ әлсіреген. Осылайша, қалпына келтірілген сигнал спектрінің шамалы бұрмалануы байқалады. Көп жағдайда бұл кішігірім бұрмалау жүйе параметрлеріне айтарлықтай әсер етпейді. Дегенмен, жүйенің спектрлік сипаттамаларының жоғары сызықтылығы талап етілетін жағдайларда (мысалы, дыбысты өңдеу жүйелерінде) DAC шығысында алынған спектрді теңестіру үшін арнайы қалпына келтіру сүзгісін орнату қажет. x / sin (x) типті жиілік реакциясы [9]. жүктеу/скачать 0,55 Mb. Достарыңызбен бөлісу:
|