Ақпараттық өңдеу құрылғысы
жүктеу/скачать 0,64 Mb.
|
ЛЕКЦИЯ по микропроцессорам
| Дешифраторлар.
Дешифратор немесе декодер деп кірістегі n-разрядты екілік коданы шығыста “m-нан1” түріндегі кодаға түрлендіретін комбинациялық типті функционалды түйін, мұнда n және m – мүмкін болатын m шығыс сигналдарының бірі. Басқаша айтқанда кіріс сигналдарының әр бір нақты комбинациясы үшін сәйкес шығыс сигналдары мысалы логикалық «1»-ге тең нақты бір мәнді қабылдайды, ал қалғандары логикалық «0» мәнін қабылдайды. Егер дешифратордың n кірістері оның m шығыстарымен m = 2n қатынасы арқылы байланысқан болса, онда дешифратор толық деп саналады. Егер m < 2n болса, яғни дешифратор шығысында кіріс сигналдарының барлық мүмкін болатын комбинациясы іске асырылмаса – толық емес деп аталады. Мысалы, толық емес дешифратор деп екілік коданы екілік-ондық кодаға түрлендіретін 4 кірісі бар және 10 шығысы бар дешифратор аталады. Дешифратор жұмысы шифратордың ақиқаттық кестесіне сәйкес (4.1-кесте) ақиқаттық кестемен баяндалады, мұнда тек кіріс және шығыс сигналдарының орындары ауысқан. Схемотехникалық тұрғыда дешифраторлар ЖӘНЕ (И) немесе ЖӘНЕ-ЕМЕС (И-НЕ) логикалық элементтерінде (ЛЭ) іске асырылады. Соңғы жағдайда дешифратор инверсті шығысы бар дешифратор деп аталады. Сызықты деп аталатын дешифратордың ең қарапайым схемасында әрбір шығыс функциясын іске асыру үшін жеке n-кірісті ЖӘНЕ немесе ЖӘНЕ-ЕМЕС логикалық элементтері қолданылады. ЖӘНЕ (немесе ЖӘНЕ-ЕМЕС) логикалық элементтері кірістеріне кіріс сигналдарының сәйкес комбинациялары беріледі. ЖӘНЕ-ЕМЕС логикалық элементінен тұратын сызықтық дешифратор схемасы және оның шартты-гарфикалық белгіленуі 6.2-суретте көрсетілген. Сурет - 4.2. Инверсті шығысы бар дешифратор схемасы (а) және оның шартты графикалық белгіленуі (ә). 4.2-суреттегі дешифратор схемасында дешифратор кірісіне келіп түсетін бірфазалы (тура) сигналдардан парафазалы сигналдарды алу үшін қосымша ЖӘНЕ-ЕМЕС элементтері қолданылады. Әрбір ЖӘНЕ-ЕМЕС логикалық элементтердің шығысында m шығыс функцияларының біреуі инверсияланады. Шартты белгінің негізгі бетінде (4.2.ә-сурет) DC әріптері қойылған, бұл Decoder дегенді білдіреді. дешифратор кірістері олардың екілік салмақтарымен белгіленеді. Дешифратор микросхемаларында әдетте стробтаушы кірістер орнатылған, оларды белсенді логикалық сигналдың орнауы жұмыс істеуге рұқсатты білдіреді. Егер 4.2.а-суреттегі дешифратор схемасында Е стробаушы кірісне логикалық 1 сигналы берілсе, дешифратордың шығыс функциялары оның кіріс сигналдарына тәуелді болмайды және оларджың бәрі логикалық 1 мәнін қабылдайды; қарсы жағдайда стробаушы сигнал E=0 дешифратор әдеттегі режимде жұмыс істейді. Мысалы, егер барлық кірістерде логикалық 0 болса, онда шығыста – логикалық 0, ал басқа шығыстарда логикалық 1 болады. Егер x2 кірісінде – логикалық 1 болса, ал басқаларында логикалық 0 болса, онда шығысында - логикалық 0, ал қалғандарында логикалық 1 және т.с.с. Стробтаушы кірістің бар болуы қажетті жағдайда бірнеше дешифратор микросхемасы негізінде кіріс кодасының разрядтылығын өсіру мақсатында дешифраторлы бұтақ құрылымын өсіруге болады (4.3-сурет). Кеңінен қолданыс тапқан интегралды жолмен жасалынатын дешиф-ратордың сызықтық схемасы құрамы минимальді санды ЛЭ-терден тұрады және каскадты (пирамидальді және тікбұрышты) дешифраторға қарағанда жоғары жылдамдыққа ие. жүктеу/скачать 0,64 Mb. Достарыңызбен бөлісу:
|