Н. Г. Чернышов, Т. И. Чернышова

Г-Н ( ) ;
Г-Н .


Элемент ИЛИ-НЕ реализует функцию логического сложения с последующей инверсией результата. Можно уже выбрать определенную микросхему, которая указана значком.

NOR
ЯБ =(+ ) ; Г
ЯБ = + . ^J
Выражения Булевой алгебры:

-и


Буфер служит для подачи больших токов в нагрузку. Данный буфер является неинвертирующим. Можно уже выбрать определенную микросхему, которая указана значком


BUF
О
М


Буфер с тремя состояниями имеет дополнительный разрешающий вход (enable input).


4.3 УЗЛЫ КОМБИНАЦИОННОГО ТИПА


Z
СО


Полусумматор производит сложение двух одноразрядных двоичных чисел. Он имеет два входа слагае мых: А, В и два выхода: суммы (Sum) и переноса (Carry). Суммирование производится элементом Исклю чающее ИЛИ, а перенос - элементом И. Выражения Булевой алгебры:


Бумма ^А
Перенос'А В


Полный двоичный сумматор производит сложение трех одноразрядных двоичных чисел. Результатом является двухразрядное двоичное число, младший разряд которого назван суммой, старший разряд - пере носом.
Устройство имеет три входа и два выхода. Входы: слагаемых - А, В и переноса - CarrylN. Выходы: суммы - Sum и переноса - CarryOUT. Полный двоичный сумматор можно реализовать на двух полусумматорах и одном элементе ИЛИ.


DEC


Дешифратор из трех в восемь имеет три входа адреса (А, В, С), два разрешающих входа (G1, G2) и во семь выходов (Y0...Y7). Номер выхода, имеющего активное состояние, равен числу N, определяемому состоя нием адресных входов:


Я = 02 2 2Б1+


Активным уровнем является уровень логического нуля. Дешифратор работает, если на входе G1 высокий потенциал, а на G2 - низкий. В других случаях все выходы пассивны, т.е. имеют уровень логической единицы. Приоритетный
шифратор из восьми в три выполняет операцию, обратную дешифратору. Строго го
воря, только один из входов шифратора должен иметь активный уровень.
Данный шифратор при наличии на нескольких входах активного состояния активным считает вход со старшим номером. Кроме того, выход дешифратора инверсный, т.е. значения разрядов двоичного числа на выходе инвертированы.


ENC
EZ


тором.
Для тестирова ния выхо


DEC


Семисегментный дешифратор предназначен для управления семисегментным индика

дов дешиф-

раторов используется вывод LT. Когда на этот вход подан уровень логического нуля, на всех выхода - логическая единица. Все выходы дешифратора устанавливаются в нуль при подаче на вход BI логического нуля.


мих


Мультиплексор из восьми в единицу (селектор данных) осуществляет операцию передачи сигнала с выбранного входа на выход.
Данный мультиплексор имеет 12 входов, восемь из которых - входы данных (DO - D7); три - входы адреса (А, В, С) и один - разрешающий вход (EN). Мультиплексор работает при подаче на вход разрешения логического нуля. Выход W является дополнением выхода Y. (W = Y'). Демультиплексор выполняет операцию, обратную мультиплексору. Он передает данные со входа на тот вывод, номер которого равен адресу. Данное устройство имеет четыре входа и восемь выходов. Входы адреса: А, В, С. Вход данных - G. Если на входе G


DEC
Z


логическая единица, то на всех выходах - также логическая


Ед. изм.


4.4 УЗЛЫ ПОСЛЕДОВАТЕЛЬНОГО ТИПА


Триггер - простейший последовательный элемент с двумя состояниями, содержащий элементарную за поминающую ячейку и схему управления, которая изменяет состояние элементарной ячейки. Состояние триггера


зависит как от комбинации на входах, так и от предшествующего состояния. Триггерные устройства лежат в основе компьютерной


оперативной памяти и используются во множестве последовательных схем. Триггер можно создать из простых


логических элементов.


RS-триггер имеет только два установочных входа: S (set - установка) - установка выхода Q в единицу и R (reset - сброс) - сброс выхода Q в ноль. Для этого триггера является недопустимой одновременная пода ча команд установки и сброса (R = S = 1), поэтому состояние выхода в этом случае остается неопределенным и, вообще говоря, не описывается.


JK-триггер со входами установки логической единицы. Отличительной особенностью JK-триггера явля ется наличие двух информационных входов:] и К. Эти входы определяют изменение состояния триггера по фронту импульса на счетном входе.


JK-триггер со входами установки логического нуля подобен JK-триггеру, описанному выше, за исключением того, что установка триггера производится логическим нулем.


D-триггер. Информация со входа D заносится в триггер по положительному перепаду тактового им пульса и сохраняется до следующего положительного перепада на счетном входе.


зации


D-триггер со входами установки логического нуля. Этот триггер подобен D-триггеру, описанному вы ше, за исключением того, что у него имеется два установочных входа: установка (Present) и сброс (Clear), работающих как у RS-триггера.


CNT


Счетчик представляет собой четырехразрядный счетчик с двумя входами синхрони четырьмя выходами.
Четырехразрядный сдвиговый регистр - элемент, содержимое выходов которого подаче


SRG


в тактового импульса может сдвигаться в сторону младших или старших разрядов. Он
представляет собой несколько взаимосвязанных триггеров.


4.5 ГИБРИДНЫЕ КОМПОНЕНТЫ


Цифро-аналоговый преобразователь (ЦАП) осуществляет преобразование цифрового сигнала в аналоговый. Описываемый ЦАП имеет восемь цифровых входов и два входа (I + I и I - I) для подачи опорного тока Ion. ЦАП формирует на выходе ток 1вых, который пропорционален входному числу Nbx. Выходной ток определяется по формуле


я.= н 4я... 256)


где Ion - опорный ток, определяемый последовательно подключенными ко входу Uon+ или Uon- источником напряжения Uon и сопротивлением R,