Схемотехника

Цифрлық  элементтердің (логикалық, есте сақтау, буферлі) шығыстарының келесі типтері бар:

- ашық коллекторлы (стоком);

- үшінші жағдайлы;

- ашық эммиттерлі (истоком).

1.2.1 Логикалық шығыс.

ТТЛ және КМОП элементтерінің логикалық шығыстарының схемалары екі тактілі каскадтарға ұқсас – оларда шығыс кернеудің екі фронты активті транзисторлар қатысуымен қалыптасады, олар шығысты ауыстырудың кез-келген бағытында аз шығыс кедергісін қамтамасыз ету үшін жұмыс жасайды.  (1.3  суретті қара).

1.3  сурет - Цифрлы элементтің шығыс тізбегінің схемасы  

Бұндай шығыстың ерекшелігі, оларды параллель жалғауға болмайтынында. Біріншіден, шығыстарды байланыстыратын нүктеде логикалық 1 қалыптасады, ал логикалық 0 қалыптасатын шығыста қалыпты нәтиже болмайды. Екіншіден, шығыс кедергінің шамасы аз болғандықтан, теңестіруші ток үлкен шамаға ие болуы мүмкін, ол шығыс тізбектің электрлік элементтерін істен шығаруға әкеп соғады.

1.2.2 Үш шығыс күйі бар элементтер. 

Үш шығыс күйі бар элементтері (ТС типті) 0 және 1   логикалық күйден басқа "ажыратылған" деген күйге ие, бұл кезде шығыс тізбек тогы өте аз болады. Бұл күйде элемент арнайы басқарылатын сигналға ауыстырылады, ол шығыс каскадындағы екі транзистордың (Т1 және Т2)  жабық болуын қамтамасыз етеді (1.3 суретті қара).  ТС типті элементімен сигналды басқару әдетте ОЕ (Output Enable) деп белгіленеді.  Рұқсат (ОЕ = 1) болғанда элементтер өзінің логикалық операцияларын орындайды, ал болмаса (ОЕ = 0), "ажыратылған" күйіне ауысады. ЦҚ–да басқарылмалы сигналдарды таратуда ТС типті буферлі элементтер кең қолданылады. Буферлер терістейтін және терістемейтін болуы мүмкін, ал ОЕ  сигналдары  — төрт типті буферлік каскадтарға келтіретін  Н-активті немесе  L-активті  болады (14 суретті қара). Элементтерде ТС типті шығыстар үшбұрышты белгілермен белгіленеді.

ТС типті шығыстарды уақыттың кез-келген моментінде олардың тек біреуі ғана активті болған кезде ғана параллель жалғауға болады. Бұл жағдайда ажыратылған шығыстар байланысқан нүктеде сигналдардың активті қалыптасуына кедергі жасамайды. Бұл мүмкіндік ТС типті элементтерді магистральды-модульді микропроцессорларда және бір байланыс желісінде ақпарат көздері кезектесіп қолданылатын жүйелерде қолдануға болады.

1.4  сурет - Үш күйлі буферлік каскадтардың типтері

1.2.3 Ашық коллекторлы шығыс.

Ашық коллекторлы элементтерде коллекторы микросхема ішіндегі тізбектің ешқайсысымен жалғанбаған жеке транзистормен аяқталатын шығыс тізбегі бар (1.5,а суретті қара). Транзистор элементтің схемасының алдыңғы бөлігінен басқарылады, ол қаныққан немесе жабық күйде болуы мүмкін.  Қаныққан күй логикалық 0 секілді, ал жабық логикалық 1 секілді жол салады. Транзистордың қанығуы шығыста Uо  (қанығудың ең аз кернеуі коллектор-эмиттер" Uкэқ) кернеуін қамтамасыз етеді. Кернеудің кез-келген деңгейінде транзистордың бекітілуі элемент шығысында болмайды, осы кезде шығыста  белгісіз "өзгермелі" мүмкіндікке ие, ол элемент схемасының ешқандай тізбегіне жалғанбаған.  Сол себепті, жоғарғы деңгейлі кернеуді қалыптастыру үшін элемент шығысында ашық коллекторда (ОК типті)  транзисторды бекіткен кезде, қорек көзіне қосылған ішкі кедергілерді (немесе басқа жүктемелерді) қосу талап етіледі. 

 1.5 сурет -  ЦЭ ашық коллекторлы шығыс тізбегінің (а)  және ЖӘНЕ операциясын жүзеге асыру (б) схемасы 

Монтажды логиканы жүзеге асырғанда ортақ шығыста жоғарғы кернеу тек барлық транзисторларды бекіткенде ғана пайда болады, тек олардың біреуінің ғана қанығуы шығыс кернеуін U_o = U_кэқ деңгейіне дейін төмендете алады. Шығыста логикалық бірлік алу үшін барлық шығыстардың жекелік күйлері талап етіледі: ЖӘНЕ операциясы орындалады. Әрбір элемент өздерінің кіріс айнымалыларымен Шеффер операциясын орындағандықтан, ортақ нәтиже келесідей болады

ОК элементтердің белгіленуінде таңбадан кейін астында сызығы бар ромб қойылады.

1.2.4 Ашық эммиттері бар шығыс

Ашық эмиттерлі шығыс ЭБЛ (эмиттерлі-байланысқан логика)  типті элементтер үшін сипатты.  Магистральда жұмыс істеу үшін бұндай элементтер қолданылмайды. Ашық эмиттерлі шығыстарды бір-бірімен біріктіру мүмкіндігі эмиттерлі резисторларды үлкен бір резисторға біріктірген кезде  "эмиттерлі дот" деп аталатын схемаға келтіреді (1.6  суретті қара), ол қосымша монтажды логикалық схемалар алу үшін қолданылады.   

1.6 сурет - "Эмиттерлі дот" схемасы

ЭБЛ элементтерінің біреуінде НЕМЕСЕ функциясы, ал басқасында НЕМЕСЕ-ЕМЕС функциясы іске асатын фазаға қарсы элементтері бар. Бірнеше элементтердің тура шығыстарын байланыстырып кеңейтілген НЕМЕСЕ алуға болады (байланыстыратын элементтердің кіріс айнымалылары біртұтас дизъюнкция қалыптастырады). Терістелген шығыстарды біріктіріп, кіріс айнымалылар терістелуіне қатысты ЖӘНЕ-НЕМЕСЕ операциясын алуға болады, бұл кезде  

Тура шығысты терістеумен байланыстырып, функцияны мына түрде алуға болады: