Схемотехника

Ақпаратты сандық өңдеу жүйелеріне процессор, жады, перифериялық құрылғылар және интерфейстік схемалар кіреді. Жүйеде стандартты бөліктермен қатар, оны өңдеу үшін арнайы жабдықталған кейбір стандартты емес бөліктер де бар. Бұл блоктарды басқару олардың өзара әсерін қамтамасыз ету және тағы басқа схемаларына қатысты болады. Жүйелер үшін интеграция деңгейі жоғары арнайы АҚ тапсырыс беру қиындау, себебі бұл өте үлкен құралдар шығындары мен  ҮИҚ/ҮИҚЖ жобалауда көп уақытты қажет етеді.    Туындаған қарама-қайшылық бағдарламаланған және қайта бағдарламаланған құрылымды ҮИҚ/ҮИҚЖ құрастыру барысында шешімін тапты.

БИС/СБИС құрастыру жолдарында және қайта бағдарламалау құрылымында шешімін тапты.

Көрсетілген бағыттағы АҚ ең алғашқы өкілдері болып ПЛМ (PLA, Programmable Logic Array), бағдарламаланатын матрицалық логика ПМЛ (PAL, Programmable Array Logic) және вентильдік матрицалар ВМ (GA, Gate Array) деп аталатын базалық матрицалық кристалдар  БМК келеді.

PLA және PAL ағылшын терминологиясында PLD (Programmable Logic Devices) терминімен біріктіріледі.

Бағдарламаланған және қайта бағдарламаланған құрылымды ҮИҚ/ҮИҚЖ  дамыту бағыттарының қолайлы болуы соншалық, CPLD (Complex PLD), FPGA (Field Programmable GA) және  SPGA (System Programmable GA) сияқты сандық жүйелерді өңдеудің жаңа тиімді құралдарын құрастыруға әкеліп соқты.

Заманауи бағдарламаланған және қайта бағдарламаланған құрылымды ҮИҚ/ҮИҚЖ  аясында біркристалды бүтін жүйені жасау мәселесі де шешімін тапты.

 10.1 Бағдарламаланған логикалық матрицалар (ПЛМ)

ПЛМ негізі ЖӘНЕ және НЕМЕСЕ  бағдарламалық матрица элементтерінің тізбектілігі болып табылады. Құрылымға сондай-ақ кіріс жән шығыс буферлік (Б_кір және Б_\шығ) каскадтарының блоктары кіреді. ПЛМ-ның негізгі параметрлері  m кірістер саны, терімдер саны (коньюкция) L  және шығыстар саны n   болып табылады (10.1 суретті қара).  

10.1 сурет  – ПЛМ базалық құрылымы

Кіріс буферлері бірфазалы кіріс сигналдарын жұпфазалыққа түрлендіреді және И матрица элементтерін қоректендіру үшін қажетті қуатты сигналдар тудырады. Шығыс буферлері шығыстардың қажетті жүктемелік қабілеттілігін қамтамасыз етеді, ПЛМ сыртқы шиналарға шығысы ОЕ сигналы көмегімен рұқсат етіледі және тыйым салынады.

ПЛМ қайта шығарылатын функциялардың екі деңгейлі логикасын (ДҚТ) іске асырады. Қайта шығарылған функциялар И матрицасынан құралған кез-келген терімдер санының жиыны болып табылады.   Қандай терімдер өңделетін болады және осы терімдердің қандай жиыны шығыс функцияларын құрайтыны ПЛМ бағдарламалауымен анықталады.

10.1.1 ПЛМ сызбатехникасы.

10.2 суретте жалғамаларды жалғауды бағдарламаланған биполярлық (буферлері жоқ)    ПЛМ К556РТ1 сызбатехникасында көрсетілген.

10.2 сурет – ПЛМ сызбасы

Функциялар жүйесін қайта шығару фрагменті келтірілген

өлшемділігі  4, 7, 3. К556РТ1 микросхемасының параметрлері болып 16, 48, 8 табылады. И матрицасындағы байланыс элементтері қызметін 10.3 а суретте көрсетілген көлденең және тік шиналарды жалғастыратын, t₁ терімін өңдеу тізбектерін  бейнеленетін диодтар атқарады. Резистор және қоректену көзімен

Термдер сызықтарына қатысты эмитерлік қайталағыш сызбасы бойынша және шығысқа (көлденең сызықтар) қатысты НЕМЕСЕ схемасын құрайтын транзисторлар  (10.3, б суретті қара)  НЕМЕСЕ  матрицасында байланыс элементтері қызметін атқарады.  

  10.3 сурет  – ЖӘНЕ  (а) және НЕМЕСЕ (б) матрицаларының сызбасы

МОП – транзисторлар сызбасында базалық логикалық ұяшық ретінде инвертирлеуші (НЕМЕСЕ-ЕМЕС, ЖӘНЕ-ЕМЕС) қолданады. Де Морган ережесі биполярлы ПЛМ және МОП транзисторындағы ПЛМ  функционалдық сипаттамаларының іс-жүзінде сәйкес келуі туралы  айтады: егер соңғының кірістеріне биполярлық ПЛМ аргументеріне қатысты инвертирленген аргументтер берсек, онда  оның шығысында алынған нәтиже биполярлық ПЛМ шығысынада тек инверсиясымен  ғана ажыратылады.  

ал функция:

Терімдер саны  ПЛМ көрсетілген  параметрлеріне L – тең болған деңгейге дейін терімдер саны бойынша минимал функцияларды іздеуді жүргізу керек.  Ары қарай азайту қажет етілмейді. Егер  көрсетілген ПЛМ өлшемділігі берілген түрдегі есепті шешуді қамтамасыз етсе, онда азайту мүлдем қажет етілмейді.

ПЛМ схемаларын көрсетуді қысқарту үшін олардағы  ЖӘНЕ, НЕМЕСЕ көпшығысты  элементтерін  шартты түрде біршығыстыларымен  ауыстыру қолданылады.   Осындай элементтердің жалғыз кірісі кіріс айнымалыларының бірнеше сызықтарымен қиылысады.  Егер қиылысу нүктемен белгіленсе, онда аталған айнымалы бейнеленетін элемент кірісіне беріледі, егер нүкте жоқ болса, онда айнымалы элементке берілмейді. 

ПЛМ көмегімен ауыстырып-қосқыш функцияларының дизьюнктивті қалыпты түрлерін ғана шығарып қоймай, жақшалық түрлерін де шығаруға болады.  Бұл жағдайда әуелі жақшадағы өрнектерді алады , содан соң оларды соңғы нәтиже алу үшін аргумент ретінде қарастырады. Сызбада  кері байланыстар пайда болады – аралық нәтижелер шығыстан қайтадан кіріске беріледі. Мысалы, мына функцияны алу керек болсын:

Ол үшін ПЛМ мына сызба бойынша қосылуын  қолдану керек (10.4 суретті қара).

10.4 сурет – Оперативті жүйесі бар ПЛМ сызбасы