Дәріс №4 Тақырып: Ақпарат алмасуды ұйымдастыру. Микропроцессорлық жүйенің шиналары Қарастырылатын сұрақтар
жүктеу/скачать 26,76 Kb.
|
лек 4 МЖ
|
Дәріс №4 Тақырып: Ақпарат алмасуды ұйымдастыру. Микропроцессорлық жүйенің шиналары Қарастырылатын сұрақтар: Микропроцессорлық жүйенің шиналары. ақпарат алмасу циклдері. Микропроцессорлық жүйелердегі ақпарат алмасу циклдің ақпарат алмасуында жүреді. Ақпарат алмасу циклі деп шинада бір элементар алмасу операциясы орындалатын уақыт аралығы түсініледі. Мысалы, деректер кодын процессордан жадқа тасымалдау немесе деректер кодын енгізу/шығару құрылғысынан процессорға тасымалдау. Бір цикл ішінде бірнеше деректер кодтары да, тіпті деректердің бүкіл массиві де берілуі мүмкін, бірақ бұл сирек кездеседі. Ақпарат алмасу циклдері екі негізгі түрге бөлінеді: Процессор ақпаратты жазатын (шығатын) жазу (шығару) циклі; Процессор ақпаратты оқитын (енгізетін) оқу (енгізу) циклі. Кейбір микропроцессорлық жүйелерде «оқу-өзгерту-жазу» немесе «енгізу-кідірту-шығару» циклі де бар. Бұл циклдерде процессор алдымен жадтан немесе енгізу-шығару құрылғысынан ақпаратты оқиды, содан кейін оны қандай да бір түрде түрлендіреді және сол адреске қайта жазады. Мысалы, процессор жад орнынан кодты оқи алады, оны бір ұлғайтады және сол жад орнына қайта жаза алады. Бұл цикл түрінің болуы немесе болмауы қолданылатын процессордың сипаттамаларымен байланысты. Ерекше орынды жадыға тікелей қол жеткізу циклдары (егер жүйеде DMA режимі қамтамасыз етілсе) және үзу сұрауы мен беру циклдері (жүйеде үзілістер болса) алады. Болашақта мұндай циклдар туралы айтатын болсақ, бұл арнайы қарастырылады. Әрбір циклде ақпарат алмасуға қатысатын құрылғылар қатаң белгіленген тәртіпте немесе олар айтқандай, қабылданған ақпарат алмасу хаттамасына сәйкес ақпарат пен басқару сигналдарын бір-біріне береді. Айырбастау циклінің уақыты тұрақты немесе айнымалы болуы мүмкін, бірақ ол әрқашан жүйелік сағаттың бірнеше циклін қамтиды. Яғни, идеалды жағдайда да процессордың ақпаратты оқу жиілігі мен ақпаратты жазу жиілігі жүйенің тактілік жиілігінен бірнеше есе аз. Жүйе жадынан командалық кодтарды оқу оқу циклдері арқылы да орындалады. Сондықтан, бір шиналық архитектура жағдайында оқу командаларының циклдері және деректерді жіберу (оқу және жазу) циклдары жүйенің магистральдық жүйесінде кезектесіп отырады, бірақ алмасу хаттамалары не берілетініне - деректерге немесе командаларға қарамастан өзгеріссіз қалады. Екі шиналық архитектура жағдайында оқу командалары мен деректерді жазу немесе оқу циклдері әртүрлі автобустарда бөлінген және бір уақытта орындалуы мүмкін. жүктеу/скачать 26,76 Kb. Достарыңызбен бөлісу:
|