О. Т. Шанаев цифрлық ҚҰрылғылар және микропроцессорлар
жүктеу/скачать 1,56 Mb.
|
АУЭС
- Бұл бет үшін навигация:
- 1.2.3.1.1 Шифратордың өлшемін ұлғайту
- 1.2.3.2 Дешифраторлар
1.11 Сурет Құрылған шифратордың айта кететін бір кемшілігі бар, оған екі сигнал қатар жіберілген жағдайда оның шығарған коды шым-шытырық бірдеңеге айналып кетеді. Осындай жағдайды болдырмас үшін шифратордың өндірісте шығарылатын микросхемалары (мысалы, 74148 микросхемасы), әдетте, мәртебелі түрде құрылады. Яғни олар түскен бірнеше сигналдың белгіленген мәртебесі жоғарғысының кодын шығарады да қалғандарына көңіл бөлмейді. 1.2.3.1.1 Шифратордың өлшемін ұлғайту Көптеген жағдайда таңдап алынған шифратор микросхемасының өлшемі (кіріс саны) қойылған талапқа сай келмей, оны ұлғайту қажет болады. Мысалы, 74148 микросхемасы сегіз кірісті мәртебелі шифратор қызметін атқарады. Осындай миросхемалар негізінде (немесе алдыңғы құрылған схеманың жабық түріндегі блогы арқылы) кіріс саны екі есе ұлғайтылған шифратор құруға болады (1.12-сурет). 1.12 Сурет 1.2.3.2 Дешифраторлар Дешифратор (Decoder) – кірістеріне түскен екілік кодқа сәйкесті шығысында сигнал қалыптастырушы құрылғы. Мысал ретінде төрт теріс шығысты (Q3 … Q0) дешифратордың схемасын құру жолын қарастыралық. Шығыс саны төртеу болғандықтан, оның кірісіне түсетін код екіразрядты (A1A0) болады. Дешифратордың іске қосу кірісіндегі (E, Enable) сигналдың жандандыру деңгейін төменгі (0) мәнінде алалық. Дешифратордың келтірілген түсіндірме суреттемесінің негізінде, оның ақиқаттық кестесін (1.9-кесте) құрайық. 1.9 К е с т е
Кесте деректерінің негізінде жазылған дешифратор шығыстарының логикалық өрнектері: ; ; . 1.13-суретте дешифратордың жазылған өрнектер негізінде құрылған схемасы келтірілген. 1.13 Сурет Дешифратор схемада шартты сызба белгілемесімен (1.14, a-сурет) көрсетіледі, ал 1.14, b-суретте оның жиналған схемасының біріктірілген жеке блок түріндегі суреттемесі келтірілген.
жүктеу/скачать 1,56 Mb. Достарыңызбен бөлісу:
|