Физика-математика факультеті Информатика кафедрасы

элементтерінің саны 

бар батырмалар жəне т.б.  

Командалық  терезеге  хабарлама 

саны 

Алдындағымен бірдей 

Пайдаланушымен  кері  байланыс 

операцияларының саны 

"Құмсағат",  процесс  жүрісінің  индикаторлары 

жəне т.б.  

Басылымның 

ерекше 

форматтарының саны 

Алдын ала көрсету жəне басылым сұлбалары 

Кемек 

көрсету 

жəне 

үйрету 

экрандарының саны 

Пи  терезелерін  ауыстыру  реті  пайдаланушыға 

көмекті ұйымдастыру 

Өнімділікті  қолдау  панелдерінің 

саны 

Әртүрлі қолданатын тəсілдерде бар 

Объект  терезесіне  хабарламалар 

саны 

Кері байланыс, қателер, хабарламалар 

Командалық  терезенің  басқару 

элементтерінің саны 

Кері байланыс, қателер, хабарламалар 

Сыртқы  түр-түсі,  іс-əрекетінің 

ерекше түрлерінің саны 

ПҚ-ның  жасалуын  жəне  жобалауын  талап  ететін, 

сыртқы  пішіні  мен  іс-  əрекетінің  арнайы 

сипаттамалары 

Басқарудың 

пайдаланушылық 

элементтерінің саны 

ПҚ-ның  жасалуын  жəне  жобалауын  талап  ететін, 

ПИ-ді  басқарудың  стан-дартты  емес  жəне  арнайы 

элементтері 

Инсталляция/деинсталляция 

жаңарту мүмкіндіктері 

Пайдаланушы  жүйесіндегі  қосымшаны  жаңартуға, 

жоюға жəне инсталляциялауға қажетті арнайы ПК 

Пернетақтамен,  тышқанмен,  басқа 

құралдармен  жүргізтін  ерекше 

операциялар 

"Ыстық пернелер", қатынас пернелері, "жестілер"- 

басылатын 

пернелердің 

ретін 

немесе 

командаларды 

көрсететін, 

пайдаланушы 

программалаған графи-калық белгілер. 

Пайдалы  ереже.  ПИ-дің  əрбір  терезе/парағына,  жұмыстардың  жасалуына  егжей-

тегжейлі  декомпозициясын  қарастыру  қажет.  Бұл  əдіс  бірінші  рет  интерфейспен 

айналысқан,  оларды  құрылымдауда  тəжіребиесі  жоқ,  интерфейс  жасаушылар  немесе 

бригадалар үшін өте пайдалы. 

Қолданылған əдебиеттер тізімі:

 

1.  Джеф  Раскин,  Интерфейс:  новые  напрвления  в  проектировании  компьютерных 

систем.-Пер. 

с 

англ. 

- 

СПб: 

Символ-Плюс,2003. 

2.  Торрес  Роберт  Дж.,  Практическое  руководство  по  проектированию  и  разработке 

пользовательского интерфейса. - Пер. с англ. - М. Издательский дом "Вильямс",2002. 

3. Коутс Р.,Влеймник И. Интерфейс "человек - машина " - Пер. с англ. - М.:Мир, 1990. 

4.  Алиев  Т.М.,  Вигдоров  Д.И.,  Кривошеев  В.П.  Системы  отображения 

информации.//М.: Высшая школа ,1988. 

Лекция: Интерфейсы вычислительных систем: 

 

В данной лекции вводится понятие интерфейса, рассматриваются основные 

интерфейсные функции и технические характеристики интерфейсов ввода/вывода, 

приводятся системные интерфейсы микроЭВМ и их особенности. 

 

Цель: познакомить учащихся с шинами расширения, используемыми в архитектуре 

ПК в настоящее время, с их характеристиками и особенностями, научить определять 

возможности системных интерфейсов и оценивать их пропускную способность. 

 

 

Типы и характеристики интерфейсов 

 

Интерфейс - это аппаратное и программное обеспечение (элементы соединения и 

вспомогательные схемы управления, их физические, электрические и логические 

параметры), предназначенное для сопряжения систем или частей системы (программ 

или устройств). Под сопряжением подразумеваются следующие функции: 

• 

 

выдача и прием информации; 

• 

 

управление передачей данных; 

• 

 

согласование источника и приемника информации. 

 

В связи с понятием интерфейса рассматривают также понятие шина (магистраль) - это 

среда передачи сигналов, к которой может параллельно подключаться несколько 

компонентов вычислительной системы и через которую осуществляется обмен 

данными. Очевидно, для аппаратных составляющих большинства интерфейсов 

применим термин шина, поэтому зачастую эти два обозначения выступают как 

синонимы, хотя интерфейс - понятие более широкое. 

 

Для интерфейсов, обеспечивающих соединение "точка-точка" (в отличие от шинных 

интерфейсов), возможны следующие реализации режимов обмена: дуплексный, 

полудуплексный и симплексный. К дуплексным относят интерфейсы, 

обеспечивающие возможность одновременной передачи данных между двумя 

устройствами в обоих направлениях. В случае, когда канал связи между устройствами 

поддерживает двунаправленный обмен, но в каждый момент времени передача 

информации может производиться только в одном направлении, режим обмена 

называется полудуплексным. Важной характеристикой полудуплексного соединения 

является время реверсирования режима - то время, за которое производится переход 

от передачи сообщения к приему и наоборот. Если же интерфейс реализует передачу 

данных только в одном направлении и движение потока данных в противоположном 

направлении невозможно, такой интерфейс называют симплексным. 

 

Важное значение имеют также следующие технические характеристики интерфейсов: 

• 

 

вместимость (максимально возможное количество абонентов, одновременно 

подключаемых к контроллеру интерфейса без расширителей); 

• 

 

пропускная способность или скорость передачи (длительность выполнения 

операций установления и разъединения связи и степень совмещения процессов 

передачи данных); 

• 

 

максимальная длина линии связи; 

• 

 

разрядность; 

• 

 

топология соединения. 

Архитектура системных интерфейсов 

 

По функциональному назначению можно выделить системные интерфейсы 

(интерфейсы, связывающие отдельные части компьютера как микропроцессорной 

системы) и интерфейсы периферийных устройств. 

 

Микро-ЭВМ с точки зрения архитектуры можно разделить на 2 основных класса: 

• 

 

использующие внутренний интерфейс МП (унифицированный канал); 

• 

 

использующие внешний по отношению к МП системный интерфейс. 

 

Системный интерфейс выполняется обычно в виде стандартизированных системных 

шин. Однако в последнее время наметились тенденции внедрения концепций сетевого 

взаимодействия в архитектуру системных интерфейсов. 

 

Различают два класса системных интерфейсов: с общей шиной (сигналы адреса и 

данных мультиплексируются) и с изолированной шиной (раздельные сигналы данных 

и адреса). Прародителями современных системных шин являются: 

• 

 

Unibus фирмы DEC (интерфейс с общей шиной), 

• 

 

Multibus фирмы Intel (интерфейс с изолированной шиной). 

 

Шинная архитектура Unibus была разработана фирмой DEC для мини-ЭВМ серии 

PDP-11. Общая шина для периферийных устройств, памяти и процессора состоит из 56 

двунаправленных линий. Unibus поддерживает пересылку одного 16-разрядного слова 

за 750 нс. Все пересылки инициируются ведущим устройством и подтверждаются 

принимающим (запоминающим) устройством, что позволяет работать с модулями 

различного быстродействия. Выбор устройства на роль ведущего является 

динамической процедурой, поэтому в ответ на запрос периферийного устройства 

процессор может передать ему управление шиной. Благодаря этой особенности, на 

основе Unibus возможна разработка мультипроцессорных систем. Unibus позволяет 

подключать к магистрали большое число устройств, хотя необходимо учитывать 

снижение надежности по мере увеличения длины магистрали. Данные регистров 

внешних устройств могут обрабатываться теми же командами, что и данные в памяти. 

Следует, однако, отметить сложность технической реализации интерфейсных 

модулей, связанных с пересылкой адресов и данных по одним и тем же линиям. 

 

Свое развитие архитектура Unibus получила в системном интерфейсе NuBus. 

Интерфейс NuBus (табл. 6.1) был разработан MIT совместно с Western Digital в 1979 г. 

Затем, при участии Texas Instruments, архитектура NuBus была стандартизована IEEE 

(стандарт IEEE 1196-1987) и применялась фирмой Apple в компьютерах Macintosh. В 

NuBus также используется мультиплексирование адреса и данных. Предусмотрена 

автоматическая конфигурация. Возможно использование нескольких задатчиков 

магистрали с децентрализованным арбитражем. Имеется режим блочной передачи 

данных. К недостаткам NuBus можно отнести слабые возможности режима ПДП, 

сложный метод обработки прерываний (предусмотрен всего один сигнал запроса 

прерывания и программный опрос потенциальных источников прерываний). 

 

Альтернативная шинная архитектура Multibus была разработана фирмой Intel. Шина 

также обеспечивает системную архитектуру с одним или несколькими ведущими 

узлами и с квитированием установления связи между устройствами, работающими с 

разной скоростью. Благодаря разделению шины адреса и шины данных, возможны 

реализации этой архитектуры для процессоров разной разрядности. Существовали 8-

разрядный и 16-разрядный варианты архитектуры Multibus для IBM PC. Шина адреса - 

20 бит. Multibus подразумевает достаточно простую аппаратную реализацию, однако 

число устройств, одновременно использующих ресурсы шины, ограничено 16 

абонентами. Следует отметить, что скорость обмена на шине Multibus была ниже, чем 

на шине Unibus. 

 

Первым стандартным системным интерфейсом для ПК на основе ЦП IA-32 следует 

считать ISA (Industry Standard Architecture - Архитектура промышленного стандарта). 

ISA представляет собой шину, используемую в IBM PC-совместимых ПК для 

обеспечения питания и взаимодействия плат расширения с системной платой, в 

которую они вставляются. Полное описание шины, включая ее временные 

характеристики, было издано в виде стандарта IEEE P996-1987. 

 

Первый вариант этой архитектуры для ЦП 8086/8088 с тактовой частотой 4,77 МГц 

представлял собой 62-контактную шину с 8 линиями данных, 20 линиями адреса, 

сигналами для прерываний и запросов и подтверждения DMA, а также линиями 

питания и сигналами синхронизации. 

 

У процессора 80286, применявшегося в IBM PC AT, была 16-разрядная шина данных, 

поэтому системная шина была расширена дополнительным 36-контактным 

соединителем, который обеспечивал еще восемь линий данных, еще четыре линии 

адреса, дополнительные линии прерываний и каналов DMA. На эту шину был выведен 

тактовый сигнал с частотой 8 МГц. Таким образом, теоретическая максимальная 

скорость передачи данных на шине ISA составляет 16 Мбайт/с, хотя чаще 

утверждается, что она составляет 8 Мбайт/с, поскольку один цикл шины обычно 

требуется для передачи адреса, а другой - для передачи 16 разрядов данных. На самом 

деле, типичная скорость передачи данных на этой шине составляет от 1 до 2,5 

Мбайт/с. Это значение обусловлено конфликтами на шине с другими устройствами, 

главным образом, с памятью, а также задержками буферизации из-за асинхронного 

характера шины (быстродействие процессора и шины различается). 

 

Появление 32-битных процессоров Intel-386 и Intel-486 показало, что быстродействие 

магистрали ISA является сдерживающим фактором на пути повышения 

производительности компьютеров. В 1989 году группой компаний (Compaq, Hewlett 

Packard, NEC и др.) было предложено эволюционное развитие архитектуры ISA - шина 

EISA (Extended ISA). С одной стороны, EISA имела все преимущества 

высокопроизводительной 32-битной шины, а с другой - была полностью совместима с 

ISA "сверху вниз" и не требовала перехода на новую элементарную базу. 

Разработчики магистрали EISA позаботились не только об информационной и 

электрической, но и о конструктивной совместимости с ISA. Разъем EISA состоит из 

двух рядов контактов, один из которых (верхний) предназначен для сигналов ISA, а 

другой (нижний) - для дополнительных сигналов EISA (16 дополнительных разрядов 

данных, 8 дополнительных разрядов адреса, сигналы управления пакетной передачей 

данных и сигналы управления арбитражем магистрали). Таким образом, в разъемы 

EISA можно вставлять также 8- или 16-разрядные платы ISA. Предельная скорость 

передачи (33 МГц) достигается в пакетном режиме, когда адрес предоставляется 

только в начале пакета и предполагается, что все последующие данные будут 

поступать в расположенные по порядку ячейки памяти. На магистрали может 

находиться несколько задатчиков (ЦП, контроллер DMA, контроллер регенерации 

динамической памяти и др.). Управление предоставлением магистрали 

централизованно выполняется специальным арбитром по циклическому принципу. 

Для арбитража используются особые линии магистрали, индивидуальные для каждого 

разъема. 

 

Альтернативная системная архитектура MCA (Micro Channel Architecture - 

Микроканальная архитектура) была предложена IBM в 1987 году в серии ПК PS/2. 

Основным достоинством MCA по сравнению с ISA было увеличение разрядности 

шины данных до 32 бит. При мультиплексированном использовании шины адреса (32 

бит) допускается расширение шины данных до 64 бит. Как и в EISA, в MCA 

предусмотрена возможность включения многих задатчиков, но арбитраж при этом 

является не централизованным, а распределенным, причем приоритеты могут 

устанавливаться программным путем. 

 

MCA не зависит от типа процессора и является полностью асинхронной. Эта 

магистраль, кроме ПК IBM PS/2, применялась также в рабочих станциях IBM RS/6000 

и в высокопроизводительных компьютерах серии Power Parallel SP2 (например, Deep 

Blue). 

 

Для магистрали MCA предусмотрена автоматическая конфигурация системы. При 

этом пользователь может изменять и назначать приоритеты различных устройств. Для 

увеличения скорости передачи в режиме DMA используется специальный блочный 

режим (burst mode). 

 

Однако эта шина не нашла широкого распространения, возможно, потому, что 

компания IBM (по крайней мере, первоначально) взимала слишком большую 

лицензионную пошлину за ее применение, а также потому, что существовавшие тогда 

платы адаптеров ПК невозможно было использовать на этой шине, вследствие чего 

потребителям приходилось приобретать все новые платы, а производителям -заново 

их разрабатывать. 

 

В типичной системе на основе Intel-386/486 (рис. 6.1) использовались раздельные 

шины для памяти и устройств ввода-вывода, что позволяло максимально 

задействовать возможности оперативной памяти и обеспечивало максимальную 

скорость работы с ней. Однако в таком случае устройства, подключенные через 

описанные системные интерфейсы, не могут достичь скорости обмена, сравнимой с 

процессором. В основном это требуется для видеоадаптеров и контроллеров 

накопителей. Для решения проблемы была предложена архитектура на основе 

локальных шин (рис. 6.2), которые непосредственно связывали процессор с 

контроллерами периферийных устройств. 

 

 

Рис. 6.1. Типичная система с низкоскоростной шиной устройств ввода-вывода 

 

 

Рис. 6.2. Система с архитектурой локальной шины (VLB) 

 

Наиболее распространенными локальными шинами считались VLB и PCI. VLB 

(VESA3) Local Bus) представляет собой расширение шины процессора без 

промежуточных буферов, что резко ограничивает ее нагрузочную способность (2-3 

устройства). VLB имеет 32-разрядную шину данных и 32-разрядную шину адреса. 

Арбитр магистрали не предусмотрен. Достоинством VLB является простота и низкая 

стоимость. Позднее была также разработана спецификация VLB2, ориентированная на 

системы на основе Intel Pentium, (64-разрядная шина данных, тактовая частота до 50 

МГц, поддержка Plug&Play), однако широкого применения эта разработка не нашла, 

т.к. была вытеснена шиной PCI. 

Интерфейс PCI 

 

Доминирующее положение на рынке ПК занимают системы на основе шины PCI 

(Peripheral Component Interconnect - Взаимодействие периферийных компонентов). 

Этот интерфейс был предложен фирмой Intel в 1992 году (стандарт PCI 2.0 - в 1993) в 

качестве альтернативы локальной шине VLB/VLB2. Следует отметить, что 

разработчики этого интерфейса позиционируют PCI не как локальную, а как 

промежуточную шину (mezzanine bus), т.к. она не является шиной процессора. 

Поскольку шина PCI не ориентирована на определенный процессор, ее можно 

использовать для других процессоров. Шина PCI была адаптирована к таким 

процессорам, как Alpha, MIPS, PowerPC и SPARC. Именно PCI сменила NuBus на 

платформе Apple Macintosh.  

 

Шины ISA, EISA или MCA могут управляться шиной PCI с помощью моста 

сопряжения (рис.6.3), что позволяет устанавливать в ПК платы устройств ввода-

вывода с различными системными интерфейсами. Например, в чипсете Intel Triton 

использовалась микросхема PIIX, помимо контроллера IDE предоставляющая мост 

для шины ISA. 

 

 

Рис. 6.3. Система на основе PCI 

 

Существуют три варианта плат PCI: с уровнями сигналов 3,3 В, с уровнями сигналов 5 

В и универсальные. Ключ в разъеме гарантирует, что платы с одним уровнем сигнала 

и невзаимозаменяемые не будут по ошибке вставлены в разъем с другим уровнем 

сигнала. Платы с пониженным напряжением питания в основном используются в 

мобильных компьютерах. 

 

Существует 32-разрядная и 64-разрядная реализация шины PCI. В 64-разрядной 

реализации используется разъем с дополнительной секцией. 32-разрядные и 64-

разрядные платы можно устанавливать в 64-разрядные и 32-разрядные разъемы и 

наоборот. Платы и шина определяют тип разъема и работают должным образом. При 

установке 64-разрядной платы в 32-разрядный разъем остальные выводы не 

задействуются и просто выступают за пределы разъема. 

 

На шине PCI сигналы адреса и данных мультиплексированы, поэтому для передачи 

каждых 32 или 64 разрядов требуется два шинных цикла: один - для пересылки адреса, 

а второй - для пересылки данных. Однако возможен также пакетный режим, при 

котором вслед за одним циклом передачи адреса разрешается осуществить до четырех 

циклов передачи данных (до 16 байт в PCI-32). После этого устройство должно подать 

новый запрос на обслуживание и снова получить управление над шиной (и выполнить 

адресный цикл). Поэтому шина PCI-32 с тактовой частотой 33 МГц имеет пиковую 

скорость обычной передачи около 66 Мбайт/с (два шинных цикла для передачи 4 

байт) и пиковую скорость пакетной передачи около 105 Мбайт/с. 

 

PCI поддерживает процедуру прямого доступа к памяти ведущего устройства на шине 

(bus mastering DMA), хотя некоторые реализации PCI могут и не предоставлять такую 

возможность для всех разъемов PCI. Процессор может функционировать параллельно 

с периферийными устройствами, являющимися ведущими на шине. 

 

Кроме того, платы PCI поддерживают: 

• 

 

автоматическую конфигурацию Plug&Play (не требуют назначения адресов 

расширений BIOS вручную); 

• 

 

совместное использование прерываний (когда один и тот же номер прерывания 

может использоваться разными устройствами); 

• 

 

контроль четности сигналов шины данных и адресной шины; 

• 

 

конфигурационную память от 64 до 256 байт (код производителя, код 

устройства, код класса (функции) устройства и др.). 

 

Персональные компьютеры могут иметь две или больше шин PCI. Каждой шиной 

управляет свой мост PCI, что позволяет устанавливать в компьютер больше плат PCI 

(вплоть до 16 - ограничение адресации). Если управление второй шиной PCI 

осуществляется с первой шины, то это называется каскадной или иерархической 

схемой. В этом случае первая шина будет также нести нагрузку второй шины. Если 

управление каждой шиной PCI осуществляется непосредственно с шины процессора, 

это называется равноправной схемой. Обычно мост PCI выполняет также функции 

контроллера внешней кэш-памяти, контроллера основной памяти и обеспечивает 

сопряжение с процессором. В системах на основе Pentium II/III эти функции 

распределены между двумя мостами: "северным" (North Bridge) и "южным" (South 

Bridge), что связано с наличием дополнительного высокоскоростного системного 

интерфейса для подключения видеокарты (AGP). 

 

В 1995 году был выпущена улучшенная версия интерфейса - PCI 2.1, которая 

предоставила следующие возможности: 

• 

 

поддержка тактовой частоты шины 66 МГц; 

• 

 

таймер обработки множественных запросов MTT (Multi-Transaction Timer) 

позволяет устройствам, осуществляющим прямой доступ к памяти, удерживать 

шину для "прерывистой" передачи пакетов, при этом не требуется повторно 

добиваться права управления шиной, что особенно полезно при передаче 

видеоданных; 

• 

 

пассивное разъединение (Passive Release) позволяет устройствам, 

осуществляющим прямой доступ к памяти по шине PCI, передавать данные в то 

время, когда ведется передача данных по шине ISA (обычно это приводило к 

блокированию передачи по шине PCI, поскольку она использовалась для 

подключения центрального процессора к шине ISA); 

• 

 

задержанные транзакции PCI позволяют передаваемым данным ведущего 

устройства на шине PCI получать приоритет над ожидающими в очереди 

данными для передачи с PCI на ISA (которые будут переданы позже); 

• 

 

повышение производительности записи благодаря оснащению PCI-чипсета 

буферами большего объема, поэтому транзакции могут выстраиваться в очередь, 

когда шина PCI занята, и происходит сбор байтов, слов и двойных слов, которые 

могут объединяться в единую 8-байтную операцию записи. 

 

C 2005 года в ПК на основе Pentium 4 вместо PCI используют новый системный 

интерфейс - PCI Express. 

Порт AGP 

 

С повсеместным внедрением технологий мультимедиа пропускной способности шины 

PCI стало не хватать для производительной работы видеокарты. Чтобы не менять 

сложившийся стандарт на шину PCI, но, в то же время, ускорить ввод-вывод данных в 

видеокарту и увеличить производительность обработки трехмерных изображений, в 

1996 году фирмой Intel был предложен выделенный интерфейс для подключения 

видеокарты - AGP (Accelerated Graphics Port - высокоскоростной графический порт). 

Впервые порт AGP был представлен в системах на основе Pentium II. В таких системах 

чипсет был разделен на два моста (рис. 6.3): "северный" (North Bridge) и "южный" 

(South Bridge). Северный мост связывал ЦП, память и видеокарту - три устройства в 

системе, между которыми курсируют наибольшие потоки данных. Таким образом, на 

северный мост возлагаются функции контроллера основной памяти, моста AGP и 

устройства сопряжения с фасадной шиной процессора FSB (Front-Side Bus). 

Собственно мост PCI, обслуживающий остальные устройства ввода-вывода в системе, 

в том числе контроллер IDE (PIIX), реализован на основе южного моста. 

 

Одной из целей разработчиков AGP было уменьшение стоимости видеокарты, за счет 

уменьшения количества встроенной видеопамяти. По замыслу Intel, большие объемы 

видеопамяти для AGP-карт были бы не нужны, поскольку технология 

предусматривала высокоскоростной доступ к общей памяти. 

 

Интерфейс AGP по топологии не является шиной, т.к. обеспечивает только 

двухточечное соединение, т.е. один порт AGP поддерживает только одну видеокарту. 

В то же время, порт AGP построен на основе PCI 2.1 с тактовой частотой 66 МГц, 32-

разрядной шиной данных и питанием 3,3 В. Поскольку порт AGP и основная шина PCI 

независимы и обслуживаются разными мостами, это позволяет существенно 

разгрузить последнюю, освобождая пропускную способность, например, для потоков 

данных с каналов IDE. В то же время, поскольку AGP-порт всегда один, в интерфейсе 

нет возможностей арбитража, что существенно упрощает его и положительно 

сказывается на быстродействии. Для повышения пропускной способности AGP 

предусмотрена возможность передавать данные с помощью специальных сигналов, 

используемых как стробы, вместо сигнала тактовой частоты 66 МГц (табл. 6.2). 

Например, в режиме AGP 2x данные передаются как по переднему, так и по заднему 

фронту тактового сигнала, что позволяет достичь пропускной способности 533 

Мбайт/с. 

 

Таблица 6.2. Режимы работы AGP 

 

Режим 

 

AGP 1x 

 

AGP 2x 

 

AGP 4x 

 

AGP 8x 

 

Спецификация 

 

AGP 1.0-1997 

 

AGP 1.0-1997 

 

AGP 2.0-1998 

 

AGP 3.0-2000 

 

Уровни напряжений 

 

3,3 В 

 

3,3 В 

 

1,5 В 

 

0,8 В 

 

Макс. скорость 

 

266 Мбайт/с 

 

533 Мбайт/с 

 

1066 Мбайт/с 

 

2133 Мбайт/с 

 

В AGP существует возможность отмены механизма мультиплексирования шины 

адреса и данных - режим адресации по боковой полосе SBA (Side-Band Addressing). 

При использовании SBA задействуются 8 дополнительных линий, по которым 

передается новый адрес, в то время как по 32-битной шине данных передается пакет 

от предыдущего запроса. Альтернативный способ повышения эффективности 

использования пропускной способности AGP - с помощью конвейеризации. На PCI по 

выставленному адресу после задержки появляются данные. На AGP сначала 

выставляется пакет адресов, на которые следует ответ пакетом данных (рис. 6.4). 

 

 

жүктеу/скачать 0,59 Mb.

Достарыңызбен бөлісу: